FPGA时序第13页

idea插件生成用例图、时序图、类图、活动图

飞影铠甲·2024-01-31 08:34

「线上分享」采用Zynq系列FPGA实现NDI AV over IP 应用

LiveVideoStack_·2024-01-31 08:26

【FPGA原型验证】附录基础知识：FPGA/CPLD基本结构与实现原理

聚焦XilinxISE介绍Xilinx公司及其产品的基本情况，并在此基础上描述了CPLD和FPGA的内部结构及基本原理。

Hcoco_me·2024-01-31 07:52

STM32与FPGA实现以太网功能--web、UDP、tcp测试

web网管程序在ETH工程已经做好并验证完成了，现在STM32+FPGA实现ping功能，那么web功能应该一样能实现问题1：浏览器输入192.168.1.30，能出现登入界面，但是输入密码点击没反应，

weixin_41719055·2024-01-31 07:22

[AG32VF407]国产MCU+FPGA Verilog编写控制2路gpio输出不同频率方波实验

视频讲解[AG32VF407]国产MCU+FPGAVerilog编写控制2路gpio输出不同频率方波实验实验过程根据原理图，选择两个pin脚作为输出修改VE文件，clk选择PIN_OSC，使用内部晶振8Mhz

LitchiCheng·2024-01-31 07:51

GD32F30x SPI转CAN 从机实现

通信不同于串口等全双工通信，主机在发送数据的同时也能得到从机传送的数据，所以SPI通信是同步的，从机要想发送数据给主机，必须等主机主动发送时钟来读取；所以主机要想读取从机的数据必须发送2帧数据才能读取到想要的结果（不同与FPGA

kensey·2024-01-31 07:18

呼吸灯--FPGA

目录1.breath_led.v2.tb_breath_led.v呼吸灯就是从完全熄灭到完全点亮，再从完全点亮到完全熄灭。具体就是通过控制PWM的占空比控制亮灭程度。绘制PWM波的步骤就是，首先灯是在第一个时钟周期保持高电平熄灭状态，在第二个时钟周期保持1/10个时钟周期的低电平，其余都是高电平。在第3个时钟周期保持2/10的低电平，剩余都是高电平，依次绘制下去直到第11个时钟周期在一个周期内都是

sendmeasong_ying·2024-01-31 07:47

FPGA芯片的可重构技术

FPGA可重构技术就是通过上位机控制在FPGA运行过程中加载不同的Bitstream文件，FPGA芯片根据文件内的不同逻辑将内部的资源全部或部分进行重新配置以达到多种功能任务动态切换的目标，从而提高了使用

程老师讲FPGA·2024-01-31 07:13

国内外FPGA主要厂商和其主要芯片

前言随着人工智能的普及，在落地过程中由于需要实时处理大批量的图片和视频数据，在硬件设计过程中，fpga都会作为硬件架构中的周转，所以近年来fpga工程师的需求越来越大，本文旨在归纳一下目前市场主流的fpga

程老师讲FPGA·2024-01-31 07:13

单元测试框架JUnit 4.12源码分析

初窥门径之JUnit源码分析中提到源码分析建议按如下步骤进行：1、了解框架架构图2、了解各个package包所包含的功能点3、选择需要关注/感兴趣/待解决问题的功能点入手4、了解数据流和控制流5、绘制类图和时序图

TTKatrina·2024-01-31 06:42

FPGA学习日志：Verilog仿真文件的写法

目录一、Verilog与仿真1.1Verilog的概念1.2仿真与仿真文件1.3仿真的重要性二、Verilog仿真文件的写法2.1搭建模块2.2标记模块名称2.3定义输入输出变量2.4初始化initial代码段2.5一些注意事项三、仿真文件编码实践-三八译码器3.1测试文件3.2仿真文件一、Verilog与仿真1.1Verilog的概念Verilog是一种硬件描述语言（HardwareDescri

长安er·2024-01-31 04:43

总线协议：AMBA APB 2.0协议理论部分的归整

目录概念接口时序优劣小结概念Master：在APB总线里面，数据的传输只能由主机发起，其他部分响应主机操作。

学不懂啊阿田·2024-01-31 02:30

想用verilog写一个npu 需要什么学习路线?

Verilog编程语言：学习VerilogHDL（硬件描述语言）的语法和用法，包括模块化设计、信号声明、组合逻辑、时序逻辑等。

移知·2024-01-31 02:00

大模型时序应用——基于对比学习的时序数据embedding

本文是由北京大学和阿里联合发布的大模型应用研究论文，总结了使用今天的语言模型（LLM）完成时间序列（TS）任务的两种策略，并设计了一种适合于LLM的TS嵌入方法——TEST——来激活LLM对TS数据的能力，在llm对TS分类和预测任务中达到了接近SOTA的能力，通过将LLM作为模式机器，让LLM可以在不影响语言能力的情况下处理TS数据。TEST:TextPrototypeAlignedEmbedd

AI知识图谱大本营·2024-01-31 02:50

读《编程的数学原理》

读《编程的数学原理》读书目标计算机程序其实就是一个形式系统算法就是数学掌握编程范式组合与抽象集合与逻辑函数与关系组合与时序数理逻辑五个部分：逻辑演算、证明论、公理集合论、递归论、模型论第一章自然数几何原本公理化系统皮亚诺公理

FrankYang6666·2024-01-31 00:51

ClickHouse分析效率翻倍提升，揭秘奇点云对归因分析场景的优化实践

奇点云DataKun是大数据集群管理系统，负责企业大数据底层存算及运维，对接并管理离线、实时、图、时序等不同引擎，确保数据能得到高效处理和分析。

奇点云·2024-01-31 00:47

蓝桥杯AT24C02问题记录

延时时间不对会对时序产生影响，时序不对，则AT24C02有没被使用的可能，极有可能无法启动，造成程序无法正常使用AT24C02。

七个小·2024-01-30 23:12

EI级 |VMD-TCN-GRU变分模态分解结合时间卷积门控循环单元多变量光伏功率时间序列预测 Matlab实现

机器学习之芯·2024-01-30 22:02

给大家推荐一款非常好用的双路FOC开发板(AuroraFOC)

作者：公众号FPGA之旅二.PCB介绍STM32F405RGT6主控两路FOC电机驱动，支持MR30和SH1.0两种接口，四路电流采样电路,两路SPI/IIC编码器接口USB接口CAN接口外部FL

FPGA之旅·2024-01-30 21:06

旋转编码器SIQ-02FVS3驱动(AuroraFOC)

开发环境STM32CubeMXHAL库Clion作者:FPGA之旅(ValentineHP)二.原理(图)介绍旋转编码器按键原理图如下，它有左旋转、右旋转和按下这三种状态。

FPGA之旅·2024-01-30 21:06

嵌牛6

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88775286【嵌牛导读】本文是TCP发送

李泽浩·2024-01-30 20:39

Python实现时间序列分析马尔可夫切换动态回归模型(MarkovRegression算法)项目实战

项目背景时间序列分析中的马尔可夫切换动态回归模型（MarkovSwitchingDynamicRegressionModel，MSDRM或简称为MarkovRegression算法）是一种用于处理具有非平稳性和隐藏状态依赖性的时序数据的方法

胖哥真不错·2024-01-30 19:31

时序数据库TDengine 2.0 和 TDengine 3.0的对比使用

在数据库学习使用过程中，开发者都知道传统的数据处理方式是先收集数据，再去存储数据到数据库里，这种方式是之前很长一段时期内都不过时的操作方式。但是随着大数据的飞速发展，尤其是海量数据是实时产生的，也是动态增加的，数据会持续不断产生并流入系统中，可以说数据量是无限的，针对这种新的数据特点，依靠传统的数据处理方式是行不通的，这就促使产生了新的数据计算结构：流式计算。本文就来分享一下关于流式计算在大数据处

咸蛋Superman·2024-01-30 18:41

Spark 读取、写入时序数据库TDengine以及TDengine概述

一、TDengine是什么TDengine是一款高性能、分布式、支持SQL的时序数据库，其核心代码，包括集群功能全部开源（开源协议，AGPLv3.0）。

Alex_81D·2024-01-30 18:10

时序数据库 Tdengine 执行命令能够查看执行的sql语句

我在cmd里是访问6030端口第一步在安装是时序数据库的服务器上也就是数据库服务端进入命令窗口执行taos第二步执行showqueries\G;

qq_22905801·2024-01-30 18:40

跟我一起学诗词||一萼红·丙午人日

朱户黏鸡，金盘簇燕，空叹时序侵寻。记曾共、西楼雅集，想垂杨、还袅万丝金。待得归鞍到时，只怕春深。[宋]姜夔白石此词作于三十二岁，当时客居长沙。词中抒写怀人之思及飘泊之苦。

田隐耕夫·2024-01-30 17:48

将一个excel中的数据分发到多个excel文件中

本代码实现的功能是：依次读取excel文件1中的每一行，（每一行是一支股票的日K数据）根据股票代码，到另一个文件夹中找到对应股票日时序文件（文件名由股票代码命名）找到对应的文件以后，将这一行复制到对应股票日时序文件中的最后一行当中

firefly0721·2024-01-30 15:56

【INTEL（ALTERA）】为什么 niosv-download 实用程序无法下载 NiosV 处理器应用程序 ELF 文件

说明当您执行以下任务时，英特尔®Quartus®PrimeProEdition软件版本21.3和21.4中会显示以下错误消息：使用niosv-download实用程序将Nios®V处理器应用程序ELF文件下载到英特尔®FPGAs

神仙约架·2024-01-30 15:44

【INTEL（ALTERA）】JESD204C FPGA IP绑定硬件设计在连接过程中有时会失败

说明由于英特尔®Quartus®PrimeProEdition软件版本21.4中存在问题，您可能会看到JESD204C英特尔®FPGAIP绑定硬件设计有时会在启动时无法链接。

神仙约架·2024-01-30 15:44

[视频处理]关于视频处理的多画面样式

后续补充文章【图像处理】使用FPGA实现视频多画面的方案多画面样式

神仙约架·2024-01-30 15:43

【INTEL（ALTERA）】为什么 F-tile Serial Lite IV FPGA IP 设计示例会失败

说明由于IntelAgilex®7FPGAI系列收发器-SoC开发套件的时钟控制器GUI存在问题，当您需要配置芯片Si5332的OUT1时钟频率时，您可能会发现F-tileSerialLiteIV英特尔

神仙约架·2024-01-30 15:07

Prometheus---图形化界面grafana(二进制)

Prometheus是一个服务监控系统和时序数据库，提供了通用的数据模型和快捷采集，存储和接口查询。核心组件：prometheusserver定期从

Lad1129·2024-01-30 15:44

现代数字信号处理介绍

实现验证方式有DSP，FPGA，以及PC端matlab仿真，python仿真方法加我微信hezkz17，可申请加入数字音频系统研究开发交流答疑群。

周南音频科技教育学院(AI湖湘学派)·2024-01-30 12:22

软件工程学科的本质

结构化分析:DFD数据流图，结构化设计:模块图，面向对象分析:类图，时序图，用例图，

周南音频科技教育学院(AI湖湘学派)·2024-01-30 12:50

03 Verilog HDL 语法

VerilogHDL可以在较短的时间内学习和掌握，目前已经在FPGA开发/IC设计领域占据绝对的领导地位。VerilogHDL的基本语法Verilog的逻辑值逻辑电路中有四种值，

lf282481431·2024-01-30 12:41

2024 IC FPGA 岗位校招面试记录

本人的话，研究生期间所做的项目都是跟FPGA相关，并未参与ASIC芯片设计相关的项目。HR面试不记录在内，只记录跟技术面沾边的一些问题。联发科技实习一面岗位：I

在路上-正出发·2024-01-30 11:04

STM32与FPGA实现以太网功能--ping

②FPGA与88E6320的另一个RMII接口连接，使用UDP实现业务数据传输。③stm32与FPGA中MAC地址不同，但是IP使用相同结果：1、在局域网点对点通信正常。

weixin_41719055·2024-01-30 09:37

Prometheus

，设备Promethues可以兼容网络，设备，容器监控，告警系统，因为它和k8s是一个项目基金开发的产品，天生匹配k8s的原生系统，容器化和云原生服务适配性很高Prometheus是一个服务监控系统和时序数据库

2301_79410672·2024-01-30 09:51

CSS Transition：变魔术的艺术

时序函数(TimingFunction):魔法发生的节奏，比如ease(慢快慢)。延迟(De

_rtf·2024-01-30 09:17

1.24CNN（基本框架），RNN（简单RNN,LSTM,GRU简要)两个参考论文

RNN模型简单RNNH就是每层神经元所产生的一个输出信号，输出层产生的信号经过输出函数转化为最终输出随着循环次数的增加就是说简单的RNN模型容易导致梯度消失以及梯度爆炸的问题整体框架类似于数电里的状态机、时序逻辑电路

CQU_JIAKE·2024-01-30 09:43

新手如何学习学嵌入式开发？

这个问题相信是困扰所有嵌入式初学者的难题，下面的内容是嵌入式学习必学的：C语言;C++;操作系统;计算机组成原理;linux编程;51单片机;arm;硬件编程语言(FPGA);模拟电路&数字电路。

华清远见成都中心·2024-01-30 08:56

嵌入式开发需要学mysql吗_学习嵌入式开发需要学习哪些课程？如何学习？

所学习的内容会有所区别，但是无论是哪个方向，学习嵌入式开发的必学课程有：一：嵌入式开发的必学课程1、C语言2、C++3、操作系统4、计算机组成原理5、linux编程6、51单片机7、arm8、硬件编程语言(FPGA

jimwalk2014·2024-01-30 08:55

FPGA学习之嵌入式硬件系统（SOPC）概述（软硬件设计）

FPGA学习之嵌入式硬件系统（SOPC）概述（软硬件设计）首先我们知道FPGA可以实现充当完整微处理器的逻辑，并且提供许多灵活性选项。下图体现出FPGA器件为何是现场可编辑门阵列器件。

硬件嘟嘟嘟·2024-01-30 08:53

应届生把FPGA学到什么程度可以找工作？

在FPGA（Field-ProgrammableGateArray）领域找到工作通常需要一定的基础知识和专业技能。那应届生把FPGA学到什么程度可以找工作？

宸极FPGA_IC·2024-01-30 08:13

对嵌入式FPGA的详解

嵌入式FPGA(eFPGA)是指将一个或多个FPGA以IP的形式嵌入ASIC，ASSP或SoC等芯片中。换句话说，eFPG

C123001·2024-01-30 08:42

学fpga和还是嵌入式?

2、FPGA：它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克

宸极FPGA_IC·2024-01-30 08:40

【开源】JAVA+Vue.js实现超市商品管理系统

目录一、摘要1.1简介1.2项目录屏二、研究内容2.1数据中心模块2.2超市区域模块2.3超市货架模块2.4商品类型模块2.5商品档案模块三、系统设计3.1用例图3.2时序图3.3类图3.4E-R图四、

蜜桃小阿雯·2024-01-30 08:13

filenet市值将在2023年超过比特币，区块链有ipfs会更好

从2008年比特币诞生之初开始，数字货币的“挖矿”经历了五个时代：CPU挖矿，GPU挖矿，FPGA挖矿，ASIC挖矿，大规模集群挖矿。

区小楼·2024-01-30 07:35

来涛思数据，与科大学长一起，打造全球顶尖的时序数据库

对于应届或者工作不到两年的科大毕业生不限专业、福利丰厚只要你有”StayHungry,StayFoolish”的心态乐意与团队里的科大师兄们一起打拼有梦想打造全球第一时序数据库的决心那我们就欢迎你来投递

涛思数据（TDengine）·2024-01-30 07:18

基于FPGA实现Aurora高速串行接口

0本文目录1）Aurora简介2）FPGA简介3）系统设计4）逻辑设计5）模块设计6）AuroraIP核简介7）AuroraIP核定制8）Aurora协议特点9）结束语1Aurora简介1）采用并行方式传输高速的数据流有很多设计难点

宁静致远dream·2024-01-30 07:49

推荐频道

FPGA时序