FPGA时序

FPGA硬核与软核处理器有什么区别和联系？

关注、星标公众号，直达精彩内容作者：wcc149软核处理器SOPC技术，即软核处理器，最早是由Altera公司提出来的，它是基于FPGA的SOC片上系统设计技术。
Hack电子·2024-01-29 05:33

quartus烧写文件pof sof jic区别

quartus烧写文件有三种格式，分别是pof，sof和jicpof是在AS模式下通过jtag写到fpga外挂的配置芯片中，不会掉电擦除，要不然成sram了，但是不能调试。
JingZhe_HengJing·2024-01-29 05:33

Quartus生成烧录到FPGA板载Flash的jic文件

简要说明：Altera的FPGA芯片有两种基本分类，一类是纯FPGA，另一类是FPGA+Soc（Systemonchip)，也就是FPGA+HPS（HardProcessorSystem，硬核处理器），
GBXLUO·2024-01-29 05:02

多维时序 | Matlab实现DBO-LSTM蜣螂算法优化长短期记忆神经网络多变量时间序列预测

多维时序|Matlab实现DBO-LSTM蜣螂算法优化长短期记忆神经网络多变量时间序列预测目录多维时序|Matlab实现DBO-LSTM蜣螂算法优化长短期记忆神经网络多变量时间序列预测效果一览基本介绍程序设计参考资料效果一览基本介绍
机器学习之心·2024-01-29 05:31

xilinx基础篇Ⅱ（2）vivado2017.4软件使用

1.打开软件，选择新建工程2.确认创建新工程3.选择创建工程名及路径4.选择创建工程类型，一般选择RTL5.选择FPGA芯片型号6.以下为工程概况，其中框中为选择的芯片型号，点击finish7.添加Xilinx
Roy-e·2024-01-29 02:00

vivado 2018.3 烧写固化FPGA verilog代码以及出现的问题解决

vivado一般是与SDK同时使用的，像zynq系列，通过SDK烧写固化代码很方便，但是有的时候比如本人目前使用的是XC7K325TFPGA进行的开发，不会用到SDK软件，所以烧写固化代码想通过vivado
cckkppll·2024-01-29 02:29

【加速计算】从硬件、软件到网络互联，AI时代下的加速计算技术

接下来，我们将回顾和梳理常见的硬件加速器，如GPU、ASIC、TPU、FPGA等，以及如CUDA、OpenCL等软件
沐风—云端行者·2024-01-28 23:10

实践：物理机实时监控UI之grafana(SimpleJson)+gRPC

导语在时序分析及监控展示领域，Grafana无疑是开源解决方案中的翘楚，其灵活的插件机制，支持各种漂亮的面板、丰富的数据源以及强大的应用。
风吹散了的回忆·2024-01-28 21:50

从中兴事件到中美教育...

直到有一天，一位已准备入职的FPGA工程师告诉我，因为中兴事件的影响，他决定将芯片研究作为自己未来的职业
Linda姐·2024-01-28 20:53

Android Handler完全解读

读者可简单参考上述类图与时序图，便于后续理解。
风起云涌~·2024-01-28 18:33

研发日记，Matlab/Simulink避坑指南(四)——transpose()转置函数Bug

文章目录前言背景介绍问题描述分析排查解决方案总结前言见《研发日记，Matlab/Simulink避坑指南（一）——DataStoreMemory模块执行时序Bug》见《研发日记，Matlab/Simulink
Mr.Cssust·2024-01-28 15:44

关于dc综合问题

1.dc综合避免latch的产生Latch的主要危害有：1）输入状态可能多次变化，容易产生毛刺，增加了下一级电路的不确定性；2）在大部分FPGA的资源中，可能需要比触发器更多的资源去实现Latch结构；
heureu-x,-se·2024-01-28 14:52

ac3165 linux驱动_[干货]手把手教你用Zedboard学习Linux移植和驱动开发

部分硬件设计中需要CPU完成对电路寄存器的配置，为了完成Zedboard对FPGA上部分寄存器的配置功能，可以在PS单元(处理器系统)上运行裸机程序(无操作系统支持)完成和PL单元(FPGA部分)的数据交互功能
weixin_39616090·2024-01-28 13:17

【正点原子FPGA连载】第二十五章设备树下的LED驱动实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Linux开发指南

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?id=6924508746703）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-340252-1-1.html第二十五章设备树下的LED驱动实验上一章我们详细的讲解了设备树语法以及在驱动开发中常用的OF函数，本章我们就开始第一个
正点原子·2024-01-28 13:46

[AG32VF407]国产MCU+FPGA 使用I2C测试陀螺仪MPU6050

视频讲解[AG32VF407]国产MCU+FPGA使用I2C测试陀螺仪MPU6050实验过程查看原理图中定义的I2C的管脚，PB0和PB1在board.ve中定义的引脚功能I2C0_SDAPIN_36I2C0
LitchiCheng·2024-01-28 13:16

基于QC-LDPC编码的循环移位网络的FPGA实现

一、桶式移位寄存器(barrelshifter)八位桶式移位寄存器的VHDL实现如下，由于每一层结构相似，于是采用生成语句for_generate实现，使用该代码实现的RTL级分析和理论的结构一致，仿真结果也符合预期。entitybarrel_shiftisGENERIC(DATA_WIDTH:INTEGER:=8;CTRL_WIDTH:INTEGER:=3);Port(DATA_IN:INSTD
泽_禹·2024-01-28 13:15

FPGA HDMI IP之DDC(本质I2C协议)通道学习

目的：使用KingstVIS逻辑分析仪软件分析HDMI的DDC通道传输的SCDC数据（遵循I2C协议），同时学习了解SCDC的寄存器与I2C通信协议。部分英文缩写：HDMIHighDefinitionMulti-mediaInterface高清多媒体接口DDCDisplayDataChannel显示数据通道SCDCStatusandControlDataChannel状态和控制数据通道一、资源：参
GBXLUO·2024-01-28 13:44

FPGA----ZCU106基于axi-hp通道的pl与ps数据交互（全网唯一最详）

1、大家好，今天给大家带来的内容是，基于AXI4协议的采用AXI-HP通道完成PL侧数据发送至PS侧（PS侧数据发送至PL侧并没有实现，但是保留了PL读取PS测数据的接口）2、如果大家用到SoC这种高级功能，那大家应该对于AXI4协议已经很熟悉了，但本文侧重点为初学者直接提供可以上手的硬件实验，大佬请忽略。3、AXI4协议的基础内容：之前对于AXI4协议已经做过一些总结，但是总结的不好，下面重新进
发光的沙子·2024-01-28 13:44

国产FPGA(AG32VF407 AGRV2K)LED程序控制D3闪烁

视频讲解[AG32VF407]国产MCU+FPGALED程序控制D3闪烁及演示实验过程本次测试用的源文件为E:\tech\AGM-AG32VF\sdk-release\AgRV_pio\platforms
LitchiCheng·2024-01-28 13:41

时序预测 | MATLAB实现ICEEMDAN-SSA-GRU、ICEEMDAN-GRU、SSA-GRU、GRU时间序列预测对比

时序预测|MATLAB实现ICEEMDAN-SSA-GRU、ICEEMDAN-GRU、SSA-GRU、GRU时间序列预测对比目录时序预测|MATLAB实现ICEEMDAN-SSA-GRU、ICEEMDAN-GRU
机器学习之心·2024-01-28 10:30

研发日记，Matlab/Simulink避坑指南(六)——字节分割Bug

文章目录前言背景介绍问题描述分析排查解决方案总结归纳前言见《研发日记，Matlab/Simulink避坑指南（一）——DataStoreMemory模块执行时序Bug》见《研发日记，Matlab/Simulink
Mr.Cssust·2024-01-28 10:29

类Markdown实时绘图编辑器mermaid-live-editor

Mermaid是一个基于文本的图表描述语言，它允许你使用简洁的语法来描述各种不同类型的图表和图示，例如流程图、时序图、甘特图等。什么是mermaid-live-editor？
杨浦老苏·2024-01-28 09:12

【FPGA】7系列 FPGA时钟资源及时钟IP核配置 Xilinx

7系列FPGA时钟资源及时钟IP核配置Xilinx7系列时钟资源1.分类全局时钟，区域时钟2.7系列时钟结构ClockBackbone：全局时钟线将芯片分成左右两个时钟区域；HorizontalCenter
原地打转的瑞哥·2024-01-28 05:23

FPGA 时钟资源

一：时钟分类A.外部时钟外部时钟是指时钟信号的来源是在FPGA芯片的外部。通常来说，外部时钟源对FPGA设计来说是必需的，因为一般FPGA芯片内部没有能够产生供内部逻辑使用的时钟信号的选频和激励电路。
燎原星火*·2024-01-28 05:21

bxCAN-测试模式

测试模式可以通过位时序寄存器中的静默模式（调试）位和环回模式（调试）位来选择测试模式。这些位必须在bxCAN处于初始化模式时进行配置。
weixin_43420126·2024-01-27 23:50

docker-compose Install influxdb1+influxdb2+telegraf

influxd2前言influxd2是InfluxDB2.x版本的后台进程，是一个开源的时序数据库平台，用于存储、查询和可视化时间序列数据。
CIAS·2024-01-27 19:00

FPGA学习笔记——跨时钟域（CDC）设计之单bit信号同步

FPGA学习笔记——跨时钟域（CDC）设计  跨时钟域（ClockDomainCrossing，CDC）是指设计中存在着两个或两个以上异步时钟域，跨时钟域设计问题目前是逻辑设计者经常面临的问题，解决这类问题的方法被称为
你我山巅自相逢*·2024-01-27 15:33

FPGA中跨时钟域传数据——（1）单bit脉冲

FPGA中跨时钟域传数据——（1）单bit脉冲亚稳态模型由快时钟传到慢时钟由慢时钟传到快时钟亚稳态模型必须在建立时间和保持时间内，数据不变化，否则会产生亚稳态。
云影点灯大师·2024-01-27 15:32

计算机网络（第六版）复习提纲9

SS3.2点对点协议PPPPointtoPointProtocol协议三要素：语法、语义、同步（时序）1.PPP协议的特点（以前HDLC作为X.25的链路层协议，用于电信网）用户到ISP的链路使用PPP
鸥梨菌Honevid·2024-01-27 15:30

【数字设计】经纬恒润_2023届_笔试面试题目分享

【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍【数字设计】经纬恒润_2023届_笔试面试题目分享一
张江打工人·2024-01-27 14:08

什么是 FPGA（现场可编程门阵列）？

现场可编程门阵列(FPGA)是一种半导体器件，由与可编程互连相结合的可配置逻辑块(CLB)网格构成。制造完成后，FPGA可以重新编程以满足特定功能或应用需求。
疯狂的泰码君·2024-01-27 14:36

为什么 FPGA 比 CPU 和 GPU 快？

FPGA、GPU与CPU——AI应用的硬件选择现场可编程门阵列(FPGA)为人工智能(AI)应用带来许多优势。图形处理单元(GPU)和传统中央处理单元(CPU)相比如何？
疯狂的泰码君·2024-01-27 14:32

联合 Maxlinear 迈凌 与 Elitestek 易灵思 - WPI 世平推出基于 FPGA 芯片的好用高效电源解决方案

近期WPI世平公司联合Maxlinear迈凌电源产品搭配Elitestek易灵思FPGA共同合作推出基于FPGA芯片的好用高效电源解决方案。
WPG大大通·2024-01-27 13:52

上位机图像处理和嵌入式模块部署（极致成本下的图像处理）

联系信箱：[email protected]】目前，大家都习惯了特定的图像处理方式，要么是windows上位机来处理，要么是armsoc来进行处理，要么是fpga或者是nvidiagpu来对图像进行处理
嵌入式-老费·2024-01-27 09:54

【机组】基于FPGA的32位算术逻辑运算单元的设计（EP2C5扩充选配类）

个人主页：SarapinesProgrammer系列专栏：《机组|模块单元实验》⏰诗赋清音：云生高巅梦远游，星光点缀碧海愁。山川深邃情难晤，剑气凌云志自修。目录一、实验目的二、实验要求三、实验说明四、实验步骤实验一不带进位位逻辑或运算实验实验二不带进位位加法运算实验实验三带进位的加法运算实验实验四数据输入通用寄存器实验五寄存器内容无进位位左移实验实验六寄存器内容无进位位右移实验实验七32位ALU实
Sarapines Programmer·2024-01-27 09:48

研发日记，Matlab/Simulink避坑指南(五)——CAN解包 DLC Bug

文章目录前言背景介绍问题描述分析排查解决方案总结前言见《研发日记，Matlab/Simulink避坑指南（一）——DataStoreMemory模块执行时序Bug》见《研发日记，Matlab/Simulink
Mr.Cssust·2024-01-27 08:25

2023 IoTDB Summit：昆仑智汇数据科技（北京）有限公司董事长陆薇《IoTDB在先进制造领域数据资源管理运营的应用》...

本次峰会汇集了超20位大咖嘉宾带来工业互联网行业、技术、应用方向的精彩议题，多位学术泰斗、企业代表、开发者，深度分享了工业物联网时序数据库IoTDB的技术创新、应用效果，与各行业标杆用户的落地实践、解决方案
Apache IoTDB·2024-01-27 06:43

深度详解 Android R（11.0）Activity 启动过程

文章目录前言一、应用启动进程Launcher调用ATMS系统进程的过程1.时序图2.Launcher桌面的App图标入口3.Launcher#startActivitySafely()方法4.Instrumentation
neuHenry·2024-01-27 06:30

xilinx FIFO使用总结

XilinxFIFO使用总结FIFO是我们在FPGA开发中经常用到的模块，在数据缓存和跨时钟域同步等都会有涉及。在实际工程使用前，我们需要熟悉掌握FIFOIP的配置过程及时序特点。
wuzhirui志锐·2024-01-27 03:58

代码设计思路总结2

二：稍大的需求提供对美团的数据在地图上分类展示并交互的功能这个就需要进行类的设计+时序分析了步骤：进来时去服务器去取选项列表数据，然后填充到view中，等待用户选择完后更新选项卡数据，根据选项卡数据进行搜索展示出来流程很简单
练习本·2024-01-27 03:01

MSE和RMSE

rmse=sqrt(mean_squared_error(y_array,y_hat_array))时序检测好坏的常用指标RMSEimage.png
王金松·2024-01-27 01:56

（野火征途 Altera EP4CE10）硬件说明

本着不浪费的想法，且通过记笔记来监督自己.FPGAFPGA是一种可以重构电路的芯片，是一种硬件可重构的体系结构。通过编程，用户可以随时改变它的应用场景，它可以模拟CPU、GPU等硬件的各种并行运算。
一壶浊酒..·2024-01-26 23:01

新的挑战

时序三秋，金菊飘香。轻松愉悦的暑假悄然离去，我们又满怀激情地重返校园，踏上了新的开学教育征程。新的学期，新的挑战。
han满天星·2024-01-26 20:39

Linux 一键部署influxd2-telegraf 二进制方式

influxd2前言influxd2是InfluxDB2.x版本的后台进程，是一个开源的时序数据库平台，用于存储、查询和可视化时间序列数据。
CIAS·2024-01-26 20:59

Xilinx 7系列FPGA Multiboot介绍

https://zhuanlan.zhihu.com/p/46239005在远程更新的时候，有时候需要双镜像来保护设计的稳定性。在进行更新设计的时候，只更新一个镜像，另一个镜像在部署之前就测试过没问题并不再更新。当更新出错时，通过不被更新的镜像进行一些操作，可以将更新失败的数据重新写入Flash。这样即使更新出错，也能保证设计至少可以被远程恢复。Xilinx的双镜像方案成为Multiboot。本文
非鱼知乐·2024-01-26 18:10

精选11篇顶会论文，深度学习时间序列预测模型汇总！（含2024最新）

本文精心汇总了11篇深度学习时间序列预测模型的顶会论文，涵盖基于递归神经网络（RNN）、卷积神经网络（CNN）、Transformer架构以及多元时序预测等多种类型的模
AI热心分享家·2024-01-26 18:03

单片机DS18B20温度传感器使用

对于单片机中DS18B20温度传感器的时序读写#include#include#defineucharunsignedchar#defineuintunsignedintucharcodetab[]={
亚亚带我飞·2024-01-26 18:24

时序数据库Tdengine 批量插入避免因为主键ts时间重复导致数据被覆盖掉

目录在Mybatis中使用在数据库管理工具中使用now+100a使用now()+#{index}a其中那这个#{index}是标签里的循环出来的index在Mybatis中使用insertintouri(id,name,uri,code,        property_id,ts)values(#{uri.id},#{uri.name},#{uri.uri},#{uri.code},#{uri.
qq_22905801·2024-01-26 17:31

print在工作中的使用注意事项

在编写程序后，我们可以随手在需要的地方加入打印信息，同时需要考虑如下事项：1.日志输出是有代价的，特别是在嵌入式系统，或者对执行时序要求较高的应用场景。
hao hao·2024-01-26 17:56

OWT WebRTC win客户端示例程序UML源码分析

目录一，对象创建,连接OWT服务器过程1.1主要类功能概述：1.2用户点击“connect”,对象创建与连接时序图：二，订阅流2.1订阅流subscribe创建并初始化peerconnection2,2
FM971·2024-01-26 16:31
上一页 11 12 13 14 15 16 17 18 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他