FPGA笔试题

FPGA密码锁

功能1.输入密码：十个拨码开关输入0-9密码（改进可以用矩阵键盘），4位密码，每输入一位，密码滚动进入显示。2.开锁：按下开锁键开始成功灯亮。3.关锁：按下关锁键，关锁灯灭。4.修改密码：开锁状态下才可以修改密码，长按开锁键，灯闪一次后密码修改成功。展示：B站模块基本需要下面几个模块来进行compare_num密码对比num_in输入的密码num_reg已经设置的密码-close关锁ant_ok确
海大干饭人·2025-01-30 12:22

FPGA实现带阻滤波器：代码与技术要点详解

本文还有配套的精品资源，点击获取简介：在电子工程领域，FPGA技术被广泛应用于数字信号处理中，能够实现高度定制化和高效的带阻滤波器。
weixin_42601702·2025-01-30 12:51

I2C协议与FPGA开发教程_VHDL/Verilog实现

本文还有配套的精品资源，点击获取简介：本压缩包文件包含了I2C协议的学习资料，特别是针对FPGA开发的实验教程。
侯昂·2025-01-30 12:50

fpga学习入门 串口rs232回环

奇偶检验位这里是省略了做好回环后可以使用上位机做回环测试，top文件写的方式就是将rx（fpga端）接受到的模块（pc端）tx发送出去，这两个端口用杜邦线连接，同理模块的rx连接fpga的tx，看上位机接收区是否是你发送的即可测试代码正确
杨龙龙yll·2025-01-30 11:46

FPGA 开发工作需求明确：关键要点与实践方法

FPGA开发工作需求明确：关键要点与实践方法一、需求明确的重要性在FPGA开发领域，明确的需求是项目成功的基石。FPGA开发往往涉及复杂的硬件逻辑设计、高速信号处理以及与其他系统的协同工作。
whik1194·2025-01-30 11:46

FPGA实现光纤通信(3)——光纤8b/10b编码数据回环

前言光纤通信属于高速串行通信，具有较高的数据传输速率，通常用于服务器以及通信设备之间用于高速数据交换，对于xilinx7系列的FPGA，内部具有集成的高速接口用于实现光纤通信。
得之坦然，失之淡然。·2025-01-29 00:17

数码管扫描显示verilog_如何开始Xilinx FPGA开发之旅 第二课 EGO1数码管与键盘

借此东风，为了让更多的老师与学生熟悉了解Xilinx，更好的入门学习FPGA知识，我们的师资培训直播已开设EGO1专题直播，欢迎新老朋友跟踪关注。
weixin_39869959·2025-01-28 21:19

FPGA入门学习之Vivado-数码管驱动设计实验

在本篇文章中，我们将介绍如何使用Vivado软件进行FPGA的数码管驱动设计实验。数码管是一种常见的输出设备，用于显示数字或字符等信息。
ZdqDeveloper·2025-01-28 20:45

基于 FPGA 的简易 OFDM 系统 Verilog 实现

基于FPGA的简易OFDM系统Verilog实现介绍OFDM（正交频分复用）是一种广泛应用于无线通信系统的多载波调制技术，用于提升数据传输效率和抗干扰能力。
鱼弦·2025-01-28 13:21

Xilinx AXI DMA驱动与Petalinux集成实战指南

本文还有配套的精品资源，点击获取简介：AXIDMA是Xilinx为FPGA设计的高性能DMA控制器，用于片上存储器与外设间高速数据传输。
Nate Hillick·2025-01-28 09:29

【超详细教程(附源码)】基于 ARM Cortex-M3 处理器与 FPGA 的实时人脸检测 SOC

项目描述我们采用ARMCortex-M3软核及FPGA构成了轻量级的实时人脸检测SOC，通过ov56
Walker_Lau·2025-01-27 13:01

《基于FPGA的Cortex-M3软核基本SOC设计及外设开发详解》

基于FPGA的Cortex-M3软核基本SOC设计实现基于FPGA的Cortex-M3软核基本SOC，系统外设包括GPIO和UART串口。
HWxuYnO·2025-01-27 13:00

FPGA GTP 4K30Hz SDI视频的接收，处理及发送的实现笔记

1，硬件实现框架SDI的视频数据经M22564接收后转为差分信号输入到FPGA，FPGA经过处理后通过M22428转为同轴信号输出。
qsj_csdn·2025-01-27 10:18

FPGA实现图像处理算法的创新点

以下是FPGA（现场可编程门阵列）实现图像处理算法的一些创新点：一、并行处理能力大规模并行运算创新点描述：FPGA具有丰富的逻辑资源，可以构建大量的并行处理单元。
芯作者·2025-01-26 22:22

PCIE模式配置

对于VU系列FPGA，当DMA/BridgeSubsystemforPCIExpressIP配置为Bridge模式时，等同于K7系列中的AXIMemoryMappedToPCIExpressIP。
yundanfengqing_nuc·2025-01-26 21:48

立创逻辑派FPGA-G1开发板，搭载国产高云GW2A-LV18，融合GD32F303的M4内核。提供入门资料和近百款模块移植案例、步骤清晰的教程帮助初学者更快地掌握FPGA基础知识。

简介：立创逻辑派FPGA-G1开发板，搭载国产高云GW2A-LV18，融合GD32F303的M4内核。提供入门资料和近百款模块移植案例、步骤清晰的教程帮助初学者更快地掌握FPGA基础知识。
嵌入式程序员小刘·2025-01-26 14:53

FPGA 使用 CLOCK_DEDICATED_ROUTE 约束

使用CLOCK_DEDICATED_ROUTE约束CLOCK_DEDICATED_ROUTE约束通常在从一个时钟区域中的时钟缓存驱动到另一个时钟区域中的MMCM或PLL时使用。默认情况下，CLOCK_DEDICATED_ROUTE约束设置为TRUE，并且缓存/MMCM或PLL对必须布局在相同的时钟区域中。注释：在使用UltraScale器件工作时，勿在端口直接驱动的网络上应用CLOCK_DEDIC
cckkppll·2025-01-26 14:51

JVM基础：什么是STW？

今天笔试题，出了个STW，咱是见也没见过，漏了怯了无语，仔细回忆了下，知道Stop-The-World这个词，不知道SWT，无语文章目录STW：Stop-The-WorldSTW概念进入SWT时机STW
我心向阳iu·2025-01-26 02:44

GFPGAN - 腾讯开源的图形修复算法修复算法

GFPGAN是腾讯开源的人脸修复算法，它利用预先训练好的面部修复算法，并且封装了各种丰富多样的先验因素进行盲脸(blindface)修复，可以对老照片进行很好的修复。
小众AI·2025-01-25 18:44

FPGA在空间领域应用的权衡之道

去年10月30日，紫光国微在投资者关系活动中表示，对FPGA产品的国产化率以及未来价格压力趋势的答复是，除了个别品类外，FPGA领域已基本完成国产化替代。
forgeda·2025-01-24 19:21

QUARTUS使用之2： signaltap笔记

signaltap笔记时间：2019年10月23日地点：苏州前言之前一直使用chipscope有四年时间，习惯了ISE的CDC使用，我个人的习惯是当FPGA编译时间小于十五分钟时，更愿意使用在线逻辑分析仪
weixin_39274156·2025-01-24 05:53

Verilog呼吸灯项目实战指南

从Verilog基础到C语言仿真，再到实际的Verilog仿真、工程建立和硬件烧录，详细讲述了在FPGA设计中的每个关键步骤。
酸甜草莓二侠·2025-01-24 04:51

基于FPGA的DDS设计

文章目录目标一、DDS电路核心RTL1.设计一个DDS的核心RTL代码。2.使用Matlab生成DDS的波表ROM3.验证目标二、DDS开发板测试平台1.使用Quartus的SignalTAP观察DDS的输出波形2.导出SignalTAP的捕获数据至电脑（生成List文件）3.用UltraEdit的列操作模式编辑数据格式。（matlab变量定义）4.使用Matlab分析DDS生成的正弦信号的频谱纯
Squirrels43·2025-01-24 03:43

[读书日志]8051软核处理器设计实战（基于FPGA）第六篇：8051软核处理器指令支持添加（verilog）

5.4为主体程序添加指令接下来我们来为主体程序添加指令。在开始之前，我们有必要先把目前的代码展示出来：//`defineTYPE8052moduler8051(inputwireclk,inputwirerst,inputwirecpu_en,inputwirecpu_restart,outputregrom_en,outputreg[15:0]rom_addr,inputwire[7:0]rom
JoneMaster·2025-01-23 08:27

国内优秀的FPGA设计公司主要分布在哪些城市？

近年来，国内FPGA行业发展迅速，随着5G通信、人工智能、大数据等新兴技术的崛起，FPGA设计企业的需求也迎来了爆发式增长。很多技术人才在求职时都会考虑城市的行业分布和发展潜力。
博览鸿蒙·2025-01-23 08:23

基于FPGA的简易RLC测量仪设计与实现

本文将详细探讨简易RLC测量仪的设计与实现，特别关注其自动换档测量技术和采用的FPGA技术。FPGA提供并行处理能力和高速运算，能够快速响应测量信号并调整测量范围。
耄先森吖·2025-01-23 01:56

FPGA USB2.0串口通信项目设计与实现

本文还有配套的精品资源，点击获取简介：本项目主要围绕FPGA（Field-ProgrammableGateArray）和Verilog语言，实现USB（通用串行总线）2.0标准的串口通信功能。
瞬泉·2025-01-23 01:55

FPGA开发中的团队协作：构建高效协同的关键路径

一、团队成员角色与职责FPGA工程师核心设计：负责FPGA的逻辑设计与代码实现，依据项目需求，运用硬件描述语言（如Verilog或VHDL）完成模块功能编写。
whik1194·2025-01-22 22:03

设计Xnorgate FPGA同或门

设计XnorgateFPGA同或门同或门是一种基本的逻辑门电路，它的输出与输入相反当且仅当所有输入都相同。在这篇文章中，我们将会介绍如何使用FPGA实现Xnorgate同或门电路。
CodeWG·2025-01-21 20:30

大华测试笔试题_大华软件测试笔试题目 大华软件测试笔试题

软件测试工程师笔试试题首先，我不急于回答你的问题你先自己检查一下自己所说的话语中有没有错误，软件测试最关键在于是细心，认真。其次，你的问题1.你们是怎样进行回归测试的，一般进行几轮，具体说一下？2.你们一个项目总工要写多少用例？3.你知道一个项目代码有多大？4.你们公司的测试流程？5.在测试之前，你们干什么？6.测试计划中，你们项目经理是依据什么给你们分配任务的？7.你们的测试数据主要来自哪？8.
zh222333·2025-01-21 13:34

FPGA工程师有哪些？（设计、验证与应用）

随着FPGA技术的发展和应用领域的拓展，FPGA工程师的岗位也越来越细分。FPGA产业链涉及多个环节，每个环节都需要不同类型的工程师协同工作。
博览鸿蒙·2025-01-21 10:05

FPGA在高速数据采集系统中的应用！！！

FPGA（现场可编程门阵列）在高速数据采集系统中的应用非常广泛，主要得益于其并行处理能力、可编程性和高速接口特性。
FPGA资料库·2025-01-21 05:50

基于DSP+FPGA高速运动控制器设计

基于“PC+运动控制器”结构的开放式机器人运动控制系统能够充分利用PC开放程度高、通用性好、处理能力强等特点以及运动控制器运算速度快、实时性能好、控制能力强等特点，因此得到较快发展，成为目前的研究热点。但目前采用此种结构的开放式机器人运动控制系统中，不管是控制器供应商所提供的运动控制器或者是科研人员自主设计的运动控制器，在通用性、软硬件可重构方面都存在一些问题，影响着机器人运动控制系统的开放性。因
深圳信迈科技DSP+ARM+FPGA·2025-01-21 04:07

FPGA与ASIC：深度解析与职业选择

其中，FPGA（现场可编程门阵列）和ASIC（专用集成电路）是两种重要的芯片类型，经常让初入行者或转行者面临选择难题。本文将深入剖析FPGA与ASIC的区别，帮助读者更好地理解并做出职业规划。
博览鸿蒙·2025-01-20 18:03

Xilinx FPGA全局时钟和第二全局时钟资源的使用方法

“全局时钟和第二全局时钟资源”是FPGA同步设计的一个重要概念。合理利用该资源可以改善设计的综合和实现效果；如果使用不当，不但会影响设计的工作频率和稳定性等，甚至会导致设计的综合、实现过程出错。
yundanfengqing_nuc·2025-01-19 22:15

FPGA-全局时钟缓冲IBUFG BUFG IBUFGDS ODDR2

学习内容全局时钟缓冲，输入缓冲，输出缓冲开发环境xilinxspartan6、ISE14.7、modelsim10.5写在前面的话当你用ISE14.7时可能会出现如下的报错Thisdesigncontainsaglobalbufferinstance,,drivingthenet,,thatisdrivingthefollowing(first30)non-clockloadpins.Thisde
kelinnn·2025-01-19 22:15

ZYNQ&FPGA 时钟IP核（MMCM PLL）实验

时钟资源简介：7系列的FPGA使用了专用的全局(Global)和区域(Regional)时钟资源来管理和设计不同的时钟需求。
Nadukab·2025-01-19 21:08

FPGA 时钟树缓存布局布线

时钟树缓存布局布线在以下阶段，Vivado布局器确定MMCM/PLL，全局时钟缓存和时钟根的位置，同时遵守物理XDC约束：1.I/O和时钟布局布局器根据连接规则和用户约束布局I/O缓存和MMCM/PLL。布局器将时钟缓存分配给时钟区域，但不分配给单个site位置，除非使用LOC属性进行约束。只有仅驱动非时钟负载的时钟缓存可以基于它们的驱动器和负载的布局移动到该流程中稍后的不同时钟区域。在此阶段的任
cckkppll·2025-01-19 21:06

FPGA时钟域处理

FPGA时钟域处理文章目录FPGA时钟域处理前言一、时钟域的管理1时钟资源二、跨时钟域设计1.1单bit信号跨时钟域1.1.1慢到快1.1.2快到慢1.1.3慢到快1.2多bit（这里指简单的多个控制信号
cycf·2025-01-19 21:05

什么是FPGA开发？

FPGA（Field-ProgrammableGateArray），即现场可编程门阵列，是一种通过编程方式实现特定功能的集成电路。
博览鸿蒙·2025-01-19 07:09

FPGA Verilog 阻塞赋值和非阻塞赋值

阻塞赋值和非阻塞赋值的区别阻塞赋值阻塞赋值（=）必须是阻塞赋值完成后，才进行下一条语句的执行；赋值一旦完成，等号左边的变量值立即变化。串行，立即生效。如b=a;赋值语句执行完后,块才结束。b的值在赋值语句执行完后立刻就改变的。可能会产生意想不到的结果。非阻塞赋值非阻塞赋值（<=），在赋值开始时计算表达式右边的值，在本次仿真周期结束时才更新被赋值变量，即赋值不是立即生效的；非阻塞赋值允许块中其他语句
杭州秃头程序猿·2025-01-18 02:57

简单组合逻辑

对于一个具有2^n个输入和一个输出的多路选择器，有n个选择变量，多路选择器也是FPGA内部的一个基本资源，主要用于内部信号的选通。简单的多路选择器还可以通过级联生成更大的多路选择器。
一条九漏鱼·2025-01-18 02:24

ARM、DSP和FPGA技术浅析

摘要：本文简要的介绍了ARM、DSP和FPGA的区别和发展趋势。
mosquito88881·2025-01-17 12:52

FPGA工程师要有哪些思维习惯？

芯片工程师（包括FPGA工程师）仅仅拥有知识基础和工作技能是不够的。思维方式同样至关重要。正如柏拉图所说，“思维是灵魂的自我谈话”。在FPGA行业，良好的思维习惯对工程师来说尤为重要。
博览鸿蒙·2025-01-17 04:43

零中频接收机探讨

随着信息技术的发展，数字及模拟对信号带宽要求越来越高，传统超外差结构复杂，成本高昂，且带宽增加对带内平坦度带来巨大挑战，大规模数字FPGA的发展，使得采用零中频技术可实现大带宽信号处理，降低硬件成本。
xfaxisss·2025-01-16 21:42

2024.9.6 Python，华为笔试题总结，字符串格式化，字符串操作，广度优先搜索解决公司组织绩效互评问题，无向图

1.字符串格式化name="Alice"age=30formatted_string="Name:{},Age:{}".format(name,age)print(formatted_string)或者name="Alice"age=30formatted_string=f"Name:{name},Age:{age}"print(formatted_string)2.网络健康检查第一行有两个整数m
RaidenQ·2024-09-16 07:03

(179)时序收敛---＞(29)时序收敛二九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:32

(180)时序收敛---＞(30)时序收敛三十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:31

(158)时序收敛---＞(08)时序收敛八

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(159)时序收敛---＞(09)时序收敛九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他