FPGA笔试题

一个Vivado仿真问题的debug

我最近在看Synopsys的MPHY仿真代码，想以此为参考写个能实现PWM-G1功能的MPHY，并应用于ProFPGA原型验证平台。
jjzw1990·2024-02-12 16:37

阿里集团基于 Fluid+JindoCache 加速大模型训练的实践

在计算方面，以GPU和FPGA等异构硬件为例，他们通过短周期的迭代和演进来适应不断变化的需求。阿里集团通过统一调度、统一资源池以及全面弹性等调度手段满足了复杂的计
阿里技术·2024-02-12 15:00

Vitis AI 集成

在设计时兼顾高效率和易用性，充分发挥了XilinxFPGA和ACAP上AI加速的潜力。TVM中当
·2024-02-12 12:42

【Vitis/Vivado】在一台PC上同时调试多块FPGA开发板的方法

参考文献https://support.xilinx.com/s/article/75316?language=en_US问题描述需要对多个开发板之间的数据交互进行调试，而手头只有一台PC（和拓展坞），下文将介绍如何利用仅有的PC连接多个板卡进行单步调试。步骤连接多块开发板到电脑，启动开发板，如果接口不够可以用拓展坞或者只连接JTAG接口，在系统菜单里找到XilinxDesignTools，从中找
wjh776a68·2024-02-12 11:27

Vivado用ILA抓波形保存为CSV文件

将ILA观察到的波形数据捕获为CSV文件，抓10次，把文件合并，把源文件删除运行方法：Vivado的Tclconsole窗口输入命令settcl_dirF:/KLD_FPGA/Code/simsettcl_filenameTCL_ILA_TRIG_V1.2
nomil9·2024-02-12 10:36

卫星通讯领域FPGA关注技术：算法和图像方面（2）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有MVDR算法、高速基带芯片、RF芯片、毫米波有源相控阵天线、无线AI，以下做了一些基础的调研
徐丹FPGA之路·2024-02-11 17:12

卫星通讯领域FPGA关注技术：算法和图像方面（4）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有5GNTN、多址技术、低轨通信卫星LEO，以下做了一些基础的调研：15GNTN来自《5GNTN
徐丹FPGA之路·2024-02-11 17:12

卫星通讯领域FPGA关注技术：算法和图像方面（1）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有LMS算法、RLS算法、LCMV算法、SAR图像处理，以下做了一些基础的调研：1LMS算法
徐丹FPGA之路·2024-02-11 17:42

卫星通讯领域FPGA关注技术：算法和图像方面（3）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有通感融合、RNSS授时、惯导，以下做了一些基础的调研：1通感融合1）来自博鳌亚洲论坛·创新报告
徐丹FPGA之路·2024-02-11 17:12

css（css3）面试笔试题

关于link与@import的区别:区别1：link是XHTML标签，除了加载CSS外，还可以定义RSS等其他事务；@import属于CSS范畴，只能加载CSS。区别2：link引用CSS时，在页面载入时同时加载；@import需要页面网页完全载入以后加载。区别3：link是XHTML标签，无兼容问题；@import是在CSS2.1提出的，低版本的浏览器不支持。区别4：link支持使用Javasc
つwonderバ·2024-02-11 12:58

[从零开始学习FPGA编程-28]：进阶篇 - 基本组合电路-奇偶校验生成器（Verilog语言版本）

作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客本文网址：目录第1章奇偶校验生成器1.1什么是奇校验1.2Verilog语言描述
文火冰糖的硅基工坊·2024-02-11 08:14

fpga 需要掌握哪些基础知识？

个人根据自己的一些心得总结一下fpga需要掌握的基础知识，希望对你有帮助。
宸极FPGA_IC·2024-02-11 01:30

动态内存经典笔试题分析

1.代码1voidGetMemory(char*p){p=(char*)malloc(100);}voidTest(void){char*str=NULL;GetMemory(str);strcpy(str,"helloworld");printf(str);}intmain（）{Test（）；return0；}我们先来分析一下这串代码，我们创建了两个函数，在Test中调用了GetMemory函数
c23856·2024-02-10 22:46

13. 串口接收模块的项目应用案例

1.使用串口来控制LED灯工作状态使用串口发送指令到FPGA开发板，来控制第7课中第4个实验的开发板上的LED灯的工作状态。
Dale_e·2024-02-10 21:43

CPLD/FPGA/Verilog_如何写代码减少逻辑单元的使用数量

如何写代码减少逻辑单元的使用数量工作中遇到的问题，芯片级的资源有限制，没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句,这样会明显增加使用的逻辑单元数量.看一下报告,资源使用差别很大.例程:always@(posedgeclk)begincount1=count1+1;if(count1==10000000)feng=1;//no_ringelseif(co
Peter_hust·2024-02-10 09:11

Vitis AI 集成

在设计时兼顾高效率和易用性，充分发挥了XilinxFPGA和ACAP上AI加速的潜力。T
HyperAI超神经·2024-02-10 08:33

从C语言到C++⑨(第三章_C&C++内存管理)详解new和delete+面试题笔试题

目录1.C语言动态内存管理1.1C和C++内存分布1.2C语言中动态内存管理的方式2.C++动态内存管理方式2.1new/delete操作内置类型2.2初始化new数组的问题2.3new和delete操作自定义类型3.operatornew与operatordelete函数详解3.1operatornew与operatordelete函数3.2重载operatornew与operatordelet
GR鲸鱼·2024-02-10 06:43

电力电子技术

5.0简介5.1基本斩波电路5.1.1降压斩波电路BuckChopper5.1.1.1小纹波近似5.1.2升压斩波电路11DC-DC变换器数字控制11.1基于单片机控制11.2基于DSP控制11.3基于FPGA
万码无虫·2024-02-10 06:07

前端 ＞ JS 笔试题面试考题(21-25)

简述请看下面的代码片段并回答以下问题？for(vari=0;ifor(vari=0;i下面的JavaScript代码将输出什么到控制台？为什么？vararr1="john".split('');vararr2=arr1.reverse();vararr3="jones".split('');arr2.push(arr3);console.log("array1：length="+arr1.leng
宇宙中的一颗星·2024-02-10 06:33

前端 ＞ JS 笔试题面试考题(26-30)

26.以下JavaScript代码行将输出什么到控制台？console.log(“0||1=”+(0||1));console.log(“1||2=”+(1||2));console.log(“0&&1=”+(0&&1));console.log(“1&&2=”+(1&&2));面试通过率：33.0%推荐指数：★★★★试题难度：高难试题类型：编程题//1//1//0//227.下面的JavaScr
宇宙中的一颗星·2024-02-10 06:33

AUTOSAR汽车电子嵌入式编程精讲300篇-基于FPGA和CAN协议2.0B的总线控制器研究与设计（续）

目录3.2寄存器管理模块3.2.1寄存器规划及设计3.2.2BasicCAN模式3.2.3PeliCAN模式
格图素书·2024-02-10 06:55

Leetcode——链表笔试题

Leetcode——链表笔试题1.Num237删除链表中的节点1.1题目描述1.2思路1.3代码2.Num83删除排序链表中的重复元素2.1题目描述2.2思路3.面试题02.01.移除重复节点（乱序）3.1
HH~LL·2024-02-10 01:32

FPGA实现ISP用于无人车、无人机配送的方案调研

查到一个always奥唯思公司做的用FPGA实现ISP的方案，采用易灵思钛金16nm的FPGATi60F225，通过MIPICSIRX采集图像传感器的数据，在FPGA内部经过一系列复杂的ISP运算后，再通过
徐丹FPGA之路·2024-02-10 00:35

平时积累的FPGA知识点（4）

回答:用emio或者gp接口，如果是控制fpga芯片外部信号，用mio。
徐丹FPGA之路·2024-02-10 00:35

数字IC实践项目（9）— Tang Nano 20K: I2C OLED Driver

写在前面的话硬件模块RTL电路和相关资源报告SSD1306OLED驱动芯片SSD1306I2C协议接口OLED驱动模块RTL综合实现总结写在前面的话之前在逛淘宝的时候偶然发现了TangNano20K，十分感慨国产FPGA
IC_Brother·2024-02-09 22:35

C语言笔试题之求出二叉树的最大深度（递归解决）

实例要求：1、给定一个二叉树root，返回其最大深度；2、二叉树的最大深度是指从根节点到最远叶子节点的最长路径上的节点数；案例展示：实例分析：1、判断根节点是否为空；2、分别递归处理左右子树；3、每递归一次，自动计数一次，直到遍历二叉树完成；示例代码：/***Definitionforabinarytreenode.*structTreeNode{*intval;*structTreeNode*l
少年维克多·2024-02-09 21:00

C语言笔试题之求出三角形的最大周长

实例要求：1、给定由一些正数（代表长度）组成的数组nums；2、返回由其中三个长度组成的、面积不为零的三角形的最大周长；3、如果不能形成任何面积不为零的三角形，返回0；案例展示：实例分析：1、引入qsort函数和自定义cmp函数解决问题；2、对所有的元素快速排序后，取最大的三个边长，并判断是否满足三角形周长；3、若满足条件就返回最大周长，不满足则返回0；qsort函数：voidqsort(void
少年维克多·2024-02-09 21:30

C语言笔试题之二进制求和

实例要求：给定2个二进制字符串a和b，以二进制字符串的形式返回它们的和；案例展示：实例分析：1、利用strlen函数分别求出二进制字符串a和b的长度；2、结果字符串长度为较长输入字符串加1，再加上终止符’\0’；3、进位标志为carry=sum/2，结果集为sum%2+'0'；4、最后返回结果字符串的起始地址；示例代码：char*addBinary(char*a,char*b){intlen_a=
少年维克多·2024-02-09 21:30

C语言笔试题之两数相加（多次反转链表实现）

实例要求：1、给定两个非空链表（l1和l2）来代表两个非负整数；2、数字最高位位于链表开始位置；3、它们的每个节点只存储一位数字；4、将这两数相加会返回一个新的链表；案例展示：实例分析：1、编写反转链表函数，反转链表l1和l2；2、创建虚拟头节点；3、新建节点表示当前节点指针；4、计算进位和取个位数；5、连接新节点和更新当前节点指针；6、反转链表，得到最终结果；7、释放虚拟头节点的内存；示例代码：
少年维克多·2024-02-09 21:59

Diamond软件的使用--(1)软件安装及配置

3.12版本64位官网链接(简单注册账户即可下载)：https://www.latticesemi.com/en/Products/DesignSoftwareAndIP/FPGAandLDS/LatticeDiamond
zidan1412·2024-02-09 19:07

Diamond3.5软件的使用--(2)新建工程并生成可烧录文件

相关参考：https://www.stepfpga.com/doc/lattice_diamond%E7%9A%84%E4%BD%BF%E7%94%A8====1.新建工程并导入verilog文件===
zidan1412·2024-02-09 19:07

vscode开发FPGA(0)--windows平台搭建

一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese（simplified）中文汉化包2.安装Verilog-HDL/systemVerilog插件(支持verilog语法)3.配置CTagsSupport插件(支持代码跳转)1)在github下载universalctags最新版本Release2
zidan1412·2024-02-09 19:35

VH6501CAN干扰仪CANDisturbance干扰测试

因为VH6501中的FPGA时钟频率是160Mhz，所以一个tick就是6.25ns，而CAN总线速率100kbi
LLLTM·2024-02-09 11:51

Quartus工程的qsf配置约束文件介绍

一、qsf文件概述qsf：QuartusSettingFile，是Quartus工程的配置文件；包含一个Quartus工程的所有约束，包括工程的软件版本信息、FPGA器件信息、引脚约分配、引脚电平分配，
GBXLUO·2024-02-09 09:02

C语言之动态内存管理

常见的动态内存的错误对NULL直接的解引用操作对动态开辟空间的越界访问对非动态开辟内存使用free释放使用free释放一块动态开辟内存的一部分对同一块动态内存多次释放动态开辟内存忘记释放（内存泄露）5.动态内存经典笔试题分析题目
凡人多烦事~·2024-02-09 07:50

用pcimem读写x64平台下的PCIE外设寄存器

背景在之前的一篇文章用devmem2读写设备IO内存中，我介绍了devmem2这个通过读写/dev/mem文件实现从用户空间访问外设寄存器的工具，但是对于PCIE设备，特别是FPGA模拟出来的自定义PCIE
六个九十度·2024-02-09 05:11

FPGA_ip_pll

一pllip核简介pll即锁相环，可以对输入到fpga的时钟信号，进行分频，倍频，占空比的调整，从而输出期望的时钟。
哈呀_fpga·2024-02-08 23:24

FPGA_工程_基于Rom的VGA图像显示

一工程框图框图中，CLK_in，Vga_ctrl，Vga_pic模块已有，只需要对顶层模块进行修改，并将romip例化添加到Vga_pic模块的.v文件中，对Vga_pic的.v文件进行一定修改。二理论补充显示图像的方法：使用matlab将图像格式转化为，.mif数据文件，再使用.mif数据文件对Rom进行初始化。三信号Vga_pic模块修改后框图
哈呀_fpga·2024-02-08 23:24

【FPGA开发】Modelsim和Vivado的使用

本篇文章包含的内容一、FPGA工程文件结构二、Modelsim的使用三、Vivado的使用3.1建立工程3.2分析RTLANALYSIS3.2.1`.xdc`约束（Constraints）文件的产生3.3
Include everything·2024-02-08 22:56

C语言笔试题之实现C库函数 strstr()（设置标志位）

实例要求：1、请你实现C库函数strstr()（stdio.h&string.h），请在haystack字符串中找出needle字符串的第一个匹配项的下标（下标从0开始）；2、函数声明：intstrStr(char*haystack,char*needle)；参数：1、haystack-->被检索的字符串；2、needle-->haystack字符串内要匹配的子字符串；返回值：1、函数strStr
少年维克多·2024-02-08 18:12

【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】

之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片（SoC）的上下文中，“PL”通常指的是可编程逻辑（ProgrammableLogic）部分，特别是在使用了FPGA
CodingCos·2024-02-08 16:34

【毕业设计】42基于FPGA的LCD1602控制器设计仿真与实现（原理图+仿真+源代码+论文）

【毕业设计】42基于FPGA的LCD1602控制器设计仿真与实现（原理图+仿真+源代码+论文）文章目录【毕业设计】42基于FPGA的LCD1602控制器设计仿真与实现（原理图+仿真+源代码+论文）资料要求任务书设计说明书摘要设计框架架构设计说明书及设计文件源码展示资料要求包含此题目毕业设计全套资料
cqtianxingkeji·2024-02-08 15:51

Xilinx FPGA——在线升级

同以前单片机在线升级的做法一样，本质就是通信+Flash操作+跳转。一、通信驱动我使用的是UDP有线传输，二、Flash芯片驱动规划Flash芯片的区域，一般bootloader放在起始位置，APP放在bootloader之后的空白区域。2.1Flash擦除我使用的是扇区擦除2.2Flash编程我使用的是页编程。三、ICAP原语跳转
仲南音·2024-02-08 15:45

精彩案例详解 | Samtec联合艾睿开发新型英特尔Agilex™ 5 E系列 SoC 开发套件

随着"智能边缘"性能的提升，这些计算由使用多核CPU、FPGA、SoC等的嵌入式设备实现。智能边缘和嵌入式计算应用结合了更快的速度和更低的功率密度。
SamtecChina2023·2024-02-08 13:26

第二讲：数据结构 AcWing 826. 单链表

代码看图更好理解推荐一下y总的刷题网站数组模拟链表笔试的题目大部分大部分涉及到链表都是十万级别的用数组的方式创建链表速度很快，不会超时，而如果用new一个结构体的话大部分就是比较慢的所以不建议使用数组模拟单链表单链表在笔试题中用的最多是领接表领接表最多的应用是存储数和图双链表最多的应用就是来优化某些问题假设当前的节点我们可以用
橘子味的茶二·2024-02-08 09:23

AD9361纯逻辑控制从0到1连载4-AD9361数据接口

参考文件《AD9361InterfaceSpecv2.5.pdf》AD9361和FPGA的数据接口如下图中红色框标识。可以配置为CMOS模式和LVDS模式。
冰冻土卫二·2024-02-08 07:40

FPGA_简单工程_数码管静态显示

一理论数码管是一种半导体发光器件，基本单位是发光二极管。以六位八段数码管为例，每段需要一个端口信号，6+8=14位。74HC595芯片：8位串行输入，并行输出的位移缓存器，其内部具有8位移位寄存器和一个存储器，具有三态输出的功能。二电路开发板：使用开发板上6位8段数码管，74HC595芯片。驱动6位8段数码管00000000->FFFFFFFF，循环显示，间隔0.5s。三信号框图（层次化设计思想）
哈呀_fpga·2024-02-08 07:05

FPGA -VGA显示

一、VGA简介VGA（VideoGraphicsArray）视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA标准输出数据的专用接口。VGA接口共有15针，分成3排，每排5个孔，显卡上应用最为广泛的接口类型，绝大多数显卡都带有此种接口。它传输红、绿、蓝模拟信号以及同步信号(水平和垂直信号)。VGA显示原理：VGA通过引脚的模拟电压(0V-0.714V)
weixin_47300459·2024-02-08 06:32

ZYNQ——FPGA工程之VGA彩条显示

参考：https://blog.csdn.net/Taneeyo/article/details/115180568?spm=1001.2014.3001.5501https://www.bilibili.com/video/BV17U4y157gp?spm_id_from=333.999.0.0本文的工程下载链接：https://download.csdn.net/download/weixin
不缺席的阳光·2024-02-08 06:32

FPGA—VGA 显示器显示彩条（附代码）

目录1.理论2.实操2.1顶层设计2.1.1模块框图2.1.2代码编写2.1.3仿真验证2.2时钟生成模块2.3VGA时序控制模块2.3.1模块框图2.3.2波形图绘制2.3.3代码编写2.3.4仿真验证2.4图像数据生成模块2.4.1模块框图2.4.2波形图绘制2.4.3代码编写3.总结1.理论VGA简介图像显示设备在日常生活中随处可见，例如家庭电视机、计算机显示屏幕等，这些设备能够显示数据图像
咖啡0糖·2024-02-08 06:00
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他