FPGA课程设计

Python课程设计——单项选择题答题与管理系统（已利用tkinter库实现图形化界面）

本文的单项选择题与管理系统通过面向对象实现，调用tkinter完成了基本GUI界面，文件存储方面采用txt格式化存储、读取数据，主要功能围绕基本的“增删改查”展开，详细的程序介绍可以私聊我本人获取ppt和实验报告，仅供学习和参考，转载需标明出处。以下是部分效果图管理员密码默认为123456，后续可以在代码里更改管理员密码。需要特别注意的是，目前程序仍存在一定的弊端，例如题目信息如果过长，就会影响到
梅南雪·2024-02-14 04:05

我已经入驻多多

作为一位专注于帮助人们部署Python环境、探索人工智能和JavaEE技术，并创作计算机课程设计相关作品的创作者。我的作品类型涵盖了各种技术领域，旨在为学习者提供实用的资源和指导。
OverlordDuke·2024-02-14 02:12

Java课程设计-班务管理系统

摘要由于高等学校的快速发展，高校的规模也越来越大，学生数量和课程量都迅速地增长，学生信息的冗长与繁琐，所以它在管理上的手工操作不仅仅会耗费学生与工作人员大量的时间和精力，效率以及准确性也很低。如何使同学们方便、快捷、准确地选课，以及老师们对学生的相关信息的管理，已经成为一个重要的问题。随着计算机科学的发展，数据库技术在Internet中的应用越来越广泛，为广大网络用户提供了更加周到和人性化的服务。
X-MTing·2024-02-14 01:21

基于Java (spring-boot)的职工管理系统

适用人群：适合小白、大学生、毕业设计、课程设计。二、作品包含三、项目技术后端语言：Java项目架构：B/S架构数据库：MySQL前端技术：Vue后端技术：SpringBoot四、运行
源码好又多·2024-02-13 22:33

【INTEL（ALTERA）】为什么 PCI Express 的 P-tile Avalon Streaming FPGA IP 显示 RDC-50002 警告？

说明由于英特尔®Quartus®PrimeProEdition软件版本21.4及更高版本存在一个问题，您可能会看到PCIExpress*的P-tileAvalon®流式传输英特尔®FPGAIP违反以下设计助手规则
神仙约架·2024-02-13 22:58

【INTEL（ALTERA）】为什么altera FPGA主板测试系统报告power的电流读数高

说明您可能会观察到alteraFPGA主板测试系统中电源实用程序显示的高电流值，这与直接连接到电源寄存器时测量的值不同。
神仙约架·2024-02-13 22:27

【Zigbee课程设计系列文章】Zigbee开发环境搭建

【Zigbee课程设计系列文章】Zigbee开发环境搭建前言IAR下载安装Z-Stack协议栈安装项目专栏：【Zigbee课程设计系列文章】（附详细使用教程+完整代码+原理图+完整课设报告）前言由于无线传感器网络
Stanford_sun·2024-02-13 21:58

【Zigbee课程设计系列文章】（附详细使用教程+完整代码+原理图+完整课设报告）

前言由于无线传感器网络（也即是Zigbee）作为物联网工程的一门必修专业课，具有很强的实用性，因此很多院校都开设了zigbee的实训课程；同时最近很多使用了我的单片机课设的同学又来私信咨询我基于Zigbee的的课程设计的相关问题
Stanford_sun·2024-02-13 21:57

基于Zigbee的智能温室大棚系统（附详细使用教程+完整代码+原理图+完整课设报告）

项目专栏：【Zigbee课程设计系列文章】（附详细使用教程+完整代码+原理图+完整课设报告）前言由于无线传感器网络（也即是Zigbee）作为物联网工程的一门必修专业课，具有很强的实用性，因此很多院校都开设了
Stanford_sun·2024-02-13 21:26

数据库课设——汽车信息租赁管理系统

目录课程设计目的时间及任务安排基本要求系统实现功能需求系统分析与设计数据库设计运行结果截图开发环境个人总结此处是本课程设计任务书指导教师：班级：计算1503地点：机房课程设计目的1、综合运用Java程序设计课程和其他相关课程的理论和知识
一季春秋·2024-02-13 20:40

跟永澄老师学做年目标-当自己人生的主角第一年

每篇文章都有很多人留言关键还都是高质量的，想想自己就小白一个只能做一个默默的支持吧，但心里又不甘心，又想静距离接处一下大神，所以就加了微信公众号，报年目标课程.........一.感受（这是我报所有的线上课程最正确的一次投资）1.课程设计上想的太周到了
女王雪儿·2024-02-13 19:01

基于嵌入式linux开发的“2048”游戏综合设计

学号：17020110019姓名：高少魁【嵌牛导读】本设计将之前提到的在FPGA开发平台上设计的游戏2048移植到了嵌入式开发平台上，利用基于qemu开源软件的虚拟mini2440开发板，使用Framebuffer
Clearlovekui9·2024-02-13 18:29

全定制FPGA硬件电路设计实现最大公约数求取算法（Quartus II）

设计原理及结构方案四、电路设计描述1.32位D触发器2.32位多路选择器3.32位减法器4.32位求余电路5.GCDOUT信号产生电路6.DONE_L信号产生电路五、仿真激励设计方案及电路仿真结构六、设计总结当前，FPGA
2402_82964571林·2024-02-13 17:41

《FPGA至简设计原理与应用》学习笔记2 —— FPGA至简设计原理

课程资源视频：https://www.bilibili.com/video/BV14K4y1u7kH/资料：https://www.aliyundrive.com/s/E9H7Mc5hqhu第1章高效编辑器GVIMGVIM官方的四种操作模式命令模式插入模式可视模式正常模式本课程至简设计法将GVIM分为三种模式：命令模式：只能看代码和发出命令，不能进行文本编辑编辑模式：文本编辑列操作模式：对多行的某
|惜取少年时·2024-02-13 15:06

《web课程设计》用HTML CSS做一个简洁、漂亮的个人博客网站

关于作者:历任研发工程师，技术组长，教学总监；曾于2016年、2020年两度荣获CSDN年度十大博客之星。十载寒冰，难凉热血；多年过去，历经变迁，物是人非。然而，对于技术的探索和追求从未停歇。坚持原创，热衷分享，初心未改，继往开来！@TOC一、网站题目个人网页设计、♂️个人简历制作、简单静态HTML个人网页作品、个人介绍网站模板、等网站的设计与制作。二、✍️网站描述⭐个人网页设计网站模板采用DIV
html网页设计·2024-02-13 13:26

AMD FPGA设计优化宝典笔记（1）触发器

高亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。
徐丹FPGA之路·2024-02-13 09:13

AMD FPGA设计优化宝典笔记（2）亚稳态

一亚稳态亚稳态的产生是由于寄存器采样不满足建立时间或保持时间要求导致的，亚稳态的产生是无法避免的，我们能做的只是想办法降低其发生的频率。在跨时钟域设计中，由于时钟域存在跨域，如果不采取手段，则会有很大概率会引入亚稳态。今天看了亚稳态这一章，感觉印象最深刻的是，它对应的是异步的处理，也就是发送的寄存器的时钟是一个，接收寄存器的时钟是另外一个。1单bit的信号如果是一个单比特的信号，那么可以通过让接收
徐丹FPGA之路·2024-02-13 08:12

springboot182基于springboot的网上服装商城

简介【毕设源码推荐javaweb项目】基于springboot+vue的适用于计算机类毕业设计，课程设计参考与学习用途。仅供学习参考，不得用于商业或者非法用途，否则，一切后果请用户自负。
CV工程师HYJones·2024-02-13 03:15

springboot181基于springboot的乐享田园系统

简介【毕设源码推荐javaweb项目】基于springboot+vue的适用于计算机类毕业设计，课程设计参考与学习用途。仅供学习参考，不得用于商业或者非法用途，否则，一切后果请用户自负。
CV工程师HYJones·2024-02-13 03:45

对课程的一点思考

图片发自App围绕学校的办学思想，不同学校对课程的发展都有系统的课程设计，特别是一些优秀的学校，课程发展系统科学。我们学习的这几所学校，都不同程度地展示了课程设计及发展的优势，让我大开眼界、深受感触。
天路上的背包客·2024-02-13 02:18

FPGA_工程_基于rom的vga显示

一框图二代码修改moduleDisplay#(parameterH_DISP=1280,parameterV_DISP=1024,parameterH_lcd=12'd150,parameterV_lcd=12'd150,parameterLCD_SIZE=15'd10_000)(inputwireclk,inputwirerst_n,inputwire[11:0]lcd_xpos,//lcdho
哈呀_fpga·2024-02-12 18:44

vivado中关于mark_debug综合被优化的问题

vivado中关于mark_debug综合被优化的问题最近项目中到了FPGA验证阶段，使用vivado2010版本百度各种方法去探测想要debug的信号，一些简单的信号，直接在netlist中标记即可，
weixin_37639451·2024-02-12 16:10

AD9689 input clock not detect

网址如下：AD9689inputclocknotdetect-Q&A-High-SpeedADCs-EngineerZone(analog.com)OurFPGAboardhastwoAD9689，oneworksok
jjzw1990·2024-02-12 16:39

JESD204B接口调试记录3 - 总结

六、FPGA工程里JESD204IP如何设置？七、传输层如何解包？
jjzw1990·2024-02-12 16:09

【Vivado】JTAG连着FPGA启动失败问题

问题描述：Vivado2016以后的版本，JTAG连着FPGA并且VivadoHardwareManger打开的情况下，会出现上电后启动失败的问题。
jjzw1990·2024-02-12 16:08

一个Vivado仿真问题的debug

我最近在看Synopsys的MPHY仿真代码，想以此为参考写个能实现PWM-G1功能的MPHY，并应用于ProFPGA原型验证平台。
jjzw1990·2024-02-12 16:37

阿里集团基于 Fluid+JindoCache 加速大模型训练的实践

在计算方面，以GPU和FPGA等异构硬件为例，他们通过短周期的迭代和演进来适应不断变化的需求。阿里集团通过统一调度、统一资源池以及全面弹性等调度手段满足了复杂的计
阿里技术·2024-02-12 15:00

Vitis AI 集成

在设计时兼顾高效率和易用性，充分发挥了XilinxFPGA和ACAP上AI加速的潜力。TVM中当
·2024-02-12 12:42

【Vitis/Vivado】在一台PC上同时调试多块FPGA开发板的方法

参考文献https://support.xilinx.com/s/article/75316?language=en_US问题描述需要对多个开发板之间的数据交互进行调试，而手头只有一台PC（和拓展坞），下文将介绍如何利用仅有的PC连接多个板卡进行单步调试。步骤连接多块开发板到电脑，启动开发板，如果接口不够可以用拓展坞或者只连接JTAG接口，在系统菜单里找到XilinxDesignTools，从中找
wjh776a68·2024-02-12 11:27

springboot179基于javaweb的流浪宠物管理系统的设计与实现

简介【毕设源码推荐javaweb项目】基于springboot+vue的适用于计算机类毕业设计，课程设计参考与学习用途。仅供学习参考，不得用于商业或者非法用途，否则，一切后果请用户自负。
CV工程师HYJones·2024-02-12 11:26

springboot177健身房管理系统

简介【毕设源码推荐javaweb项目】基于springboot+vue的适用于计算机类毕业设计，课程设计参考与学习用途。仅供学习参考，不得用于商业或者非法用途，否则，一切后果请用户自负。
CV工程师HYJones·2024-02-12 11:25

springboot178智能学习平台系统

简介【毕设源码推荐javaweb项目】基于springboot+vue的适用于计算机类毕业设计，课程设计参考与学习用途。仅供学习参考，不得用于商业或者非法用途，否则，一切后果请用户自负。
CV工程师HYJones·2024-02-12 11:55

Vivado用ILA抓波形保存为CSV文件

将ILA观察到的波形数据捕获为CSV文件，抓10次，把文件合并，把源文件删除运行方法：Vivado的Tclconsole窗口输入命令settcl_dirF:/KLD_FPGA/Code/simsettcl_filenameTCL_ILA_TRIG_V1.2
nomil9·2024-02-12 10:36

基于javaweb的网上订餐管理系统(java+jsp+bootstrap+jquery+mysql)

java+jsp+bootstrap+jquery+mysql)运行环境Java≥8、MySQL≥5.7、Tomcat≥8开发工具eclipse/idea/myeclipse/sts等均可配置运行适用课程设计
m0_68551656·2024-02-11 23:28

卫星通讯领域FPGA关注技术：算法和图像方面（2）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有MVDR算法、高速基带芯片、RF芯片、毫米波有源相控阵天线、无线AI，以下做了一些基础的调研
徐丹FPGA之路·2024-02-11 17:12

卫星通讯领域FPGA关注技术：算法和图像方面（4）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有5GNTN、多址技术、低轨通信卫星LEO，以下做了一些基础的调研：15GNTN来自《5GNTN
徐丹FPGA之路·2024-02-11 17:12

卫星通讯领域FPGA关注技术：算法和图像方面（1）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有LMS算法、RLS算法、LCMV算法、SAR图像处理，以下做了一些基础的调研：1LMS算法
徐丹FPGA之路·2024-02-11 17:42

卫星通讯领域FPGA关注技术：算法和图像方面（3）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有通感融合、RNSS授时、惯导，以下做了一些基础的调研：1通感融合1）来自博鳌亚洲论坛·创新报告
徐丹FPGA之路·2024-02-11 17:12

springboot175图书管理系统

简介【毕设源码推荐javaweb项目】基于springboot+vue的适用于计算机类毕业设计，课程设计参考与学习用途。仅供学习参考，不得用于商业或者非法用途，否则，一切后果请用户自负。
CV工程师HYJones·2024-02-11 14:04

springboot174基于springboot的疾病防控综合系统的设计与实现

简介【毕设源码推荐javaweb项目】基于springboot+vue的适用于计算机类毕业设计，课程设计参考与学习用途。仅供学习参考，不得用于商业或者非法用途，否则，一切后果请用户自负。
CV工程师HYJones·2024-02-11 14:33

课程设计

素描静物组合写生，素描石膏组结构写生图片发自App图片发自App图片发自App图片发自App玉涵对石膏体的结构准确把握这一块还要再接再厉，注意通过同一空间物体间的对比找准物体与物体之间的关系和准确度。廿一对静物型的把控还是比较准确的，休息拉开黑白灰关系。
山有木兮木有枝_a41d·2024-02-11 09:20

Java毕业设计-流浪动物救助系统

计算机课程设计|毕业设计之流浪动物救助系统代码-基于SSM+Vue的流浪动物救助系统注意：该项目只展示部分功能，如需了解，文末获取源码联系或者评论咨询也可。
疯狂行者·2024-02-11 09:45

[从零开始学习FPGA编程-28]：进阶篇 - 基本组合电路-奇偶校验生成器（Verilog语言版本）

作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客本文网址：目录第1章奇偶校验生成器1.1什么是奇校验1.2Verilog语言描述
文火冰糖的硅基工坊·2024-02-11 08:14

springboot176基于Spring Boot的装饰工程管理系统

简介【毕设源码推荐javaweb项目】基于springboot+vue的适用于计算机类毕业设计，课程设计参考与学习用途。仅供学习参考，不得用于商业或者非法用途，否则，一切后果请用户自负。
CV工程师HYJones·2024-02-11 07:06

fpga 需要掌握哪些基础知识？

个人根据自己的一些心得总结一下fpga需要掌握的基础知识，希望对你有帮助。
宸极FPGA_IC·2024-02-11 01:30

计算机组成原理算术逻辑实验,计算机组成原理之算术逻辑运算实验

9.9积分计算机与信ZQ/\技术学院实验报告姓名学号专业班级2009级计算机科学与技术课程名称计算机组成原理课程设计实验曰期2011/8/23成绩指导教师批改曰期实验名称实验1算术逻辑运算实验一、实验目的
大饼土博·2024-02-10 22:30

13. 串口接收模块的项目应用案例

1.使用串口来控制LED灯工作状态使用串口发送指令到FPGA开发板，来控制第7课中第4个实验的开发板上的LED灯的工作状态。
Dale_e·2024-02-10 21:43

算术表达式的转换及求值(数据结构课程设计)

问题描述:主要涉及的知识与技能有：堆栈的应用，要求对包含+、-、*、/、括号运算符的任意四则运算表达式进行求解。对中序输入串转换为后缀表达式（逆波兰式），计算后缀表达式的值，输出后缀表达式及计算结果。例：输入：4+3*（2-1）输出：后缀表达式为：4321-*+运算结果：7算法说明：中缀表达式转化为后缀表达式算法：1)首先将左括号“(”压进栈，作为栈底元素；2)从左到右对算数表达式进行扫描，每次读
Reflect2022·2024-02-10 20:46

【机器学习笔记】回归算法

损失函数3多元线性回归4线性回归的相关系数1线性回归回归分析(Regression)回归分析是描述变量间关系的一种统计分析方法例：在线教育场景因变量Y：在线学习课程满意度自变量X：平台交互性、教学资源、课程设计预测性的建模技术
住在天上的云·2024-02-10 17:19

CPLD/FPGA/Verilog_如何写代码减少逻辑单元的使用数量

如何写代码减少逻辑单元的使用数量工作中遇到的问题，芯片级的资源有限制，没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句,这样会明显增加使用的逻辑单元数量.看一下报告,资源使用差别很大.例程:always@(posedgeclk)begincount1=count1+1;if(count1==10000000)feng=1;//no_ringelseif(co
Peter_hust·2024-02-10 09:11
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他