E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA项目设计
FPGA
(主机)STM32(从机)SPI通信(HAL库实现)
FPGA
作主机,传输ADC的数据STM32F4作从机。
花椒且喵酱
·
2024-01-16 23:28
FPGA
单片机
stm32
fpga
spi
FPGA
四选一的多路选择器(用三元运算符?:解决)
在
FPGA
设计中,这种条件运算符通常用于逻辑电路的组合和时序逻辑设计。通过使用条件运算符,可以根据不同
我来挖坑啦
·
2024-01-16 22:52
fpga开发
FPGA
移位运算与乘法
项目经验:在
FPGA
中实现乘法器确实需要消耗一定的资源。这包括
我来挖坑啦
·
2024-01-16 22:16
fpga开发
【
FPGA
& Modsim】 抢答器设计
实验题目:抢答器设计实验目的:掌握应用数字逻辑设计集成开发环境进行抢答器设计的方法;掌握时序逻辑电路设计的过程。实验内容:1、设计支持3名参赛者的抢答器,并具有主持人控制的复位功能;2、当一名参赛者按下抢答键时,对应的LED灯亮起,屏蔽其他选手;3、分析实验结果,验证电路的功能是否符合设计要求。实验步骤:1、在数字逻辑集成开发环境中新建一个抢答器工程;2、编写VerilogHDL源程序;3、编译和
去追远风
·
2024-01-16 18:09
FPGA学习记录
fpga开发
Fpga
开发笔记(二):高云
FPGA
发开发软件Gowin和高云
fpga
基本开发过程
article/details/135620590红胖子网络科技博文大全:开发技术集合(包含Qt实用技术、树莓派、三维、OpenCV、OpenGL、ffmpeg、OSG、单片机、软硬结合等等)持续更新中…
FPGA
长沙红胖子Qt软件开发
·
2024-01-16 13:17
fpga开发
fpga开发
fpga开发过程
fpga点亮led
【XILINX】Vivado 生成msc文件出现[Writecfgmem 68-4] Bitstream at address 0x00000000 has size 84989156 bytes
Bitstreamataddress0x00000000hassize84989156byteswhichcannotfitinmemoryofsize8388608bytes.MCS和Bit文件BIT-->JTAG-->
FPGA
神仙约架
·
2024-01-16 12:10
xilinx
fpga开发
mcs
【INTEL(ALTERA)】Quartus无法为 F-Tile PMA/FEC Direct PHY 英特尔®
FPGA
IP启用锁定至参考 (LTR) 模式在,怎么办
说明由于英特尔®Quartus®PrimeProEdition软件23.1及更早版本存在问题,无法为F-TilePMA/FECDirectPHY英特尔®
FPGA
IP启用锁定至参考(LTR)模式。
神仙约架
·
2024-01-16 12:40
INTEL(ALTERA)
FPGA
fpga开发
F-Tile
PMA
【
FPGA
& Modsim】数字频率计
moduleflag(clk,rst_n,cnt);inputclk;inputrst_n;output[2:0]cnt;reg[31:0]count;reg[2:0]cnt;always@(posedgeclkornegedgerst_n)beginif(~rst_n)begincount=32'd24999)begincnt=3'd6)begincnt==1'b1)beginbcd_valid
去追远风
·
2024-01-16 12:10
FPGA学习记录
fpga开发
【INTEL(ALTERA)】错误 (19021):相同的文件名 xx 用于不同的 IP 文件。同一个名称不能用于多个 IP 文件。
说明由于在英特尔®Quartus®PrimeProEdition软件版本22.3上运行CVP设计时出现问题,使用IP升级工具自动更新复位释放英特尔®
FPGA
IP可能会导致同一IP的.qip和.ip文件包含在英特尔
神仙约架
·
2024-01-16 12:36
INTEL(ALTERA)
FPGA
fpga开发
Zynq7020 使用 Video Processing Subsystem 实现图像缩放
1、前言没玩过图像缩放都不好意思说自己玩儿过
FPGA
,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。
攻城狮Wayne
·
2024-01-16 12:17
fpga开发
FPGA
时序分析实例篇(上)------逻辑重组和DSP资源合理利用
声明:本文章转载自
FPGA
开源工坊,作者xiaotudou在开始之前,有个预备知识:当时序不满足下列给出的图的要求时,STA分析(静态时序分析)会报错,在低频时可能忽略不计可以正常运行,但是频率上去之后很有可能会导致电路功能的错误
芯想是陈
·
2024-01-16 10:40
FPGA
fpga开发
FPGA
时序分析实例篇(下)------底层资源刨析之FDCE和Carry进位链的合理利用
声明:本文章部分转载自傅里叶的猫,作者猫叔本文章部分转载自
FPGA
探索者,作者肉娃娃本文以Xilinx7系列
FPGA
底层资源为例。
芯想是陈
·
2024-01-16 10:40
FPGA
fpga开发
FPGA
节省资源篇------正确处理设计优先级
本文将介绍一种
FPGA
设计技术,该技术可以改变
FPGA
设计的规模大小和使用性能。单级逻辑你可以在Xilinx的
FPGA
中使用可配置逻辑块CLB中的查找表LUT和触发器DFF来实现简单的
芯想是陈
·
2024-01-16 10:40
FPGA
fpga开发
基于
FPGA
的UART多字节环回实验verilog代码(含帧头帧尾和解码部分)
带仿真工程,数据帧格式如下图:发送数据为:aaff03000E03B186100040011100000000000000110000000000111155CC效果如图:仿真效果图:参考以下文章和视频:
FPGA
芯想是陈
·
2024-01-16 10:10
FPGA
fpga开发
Verilog语法——6.测试文件使用for和random语句进行赋值
参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写
FPGA
/ASIC代码设计流程中的应用】6.测试文件使用for和random语句进行赋值6.1for语句的使用题目要求:涉及到
鸥梨菌Honevid
·
2024-01-16 10:09
FPGA
fpga开发
FPGA
引脚 & Bank认知--
FPGA
选型的一些常识
关键字HPI/OBanks,HighperformanceTheHPI/Obanksaredeisgnedtomeettheperformancerequirementsofhigh-speedmemoryandotherchip-to-chipinterfacewithvoltagesupto1.8V.HRI/OBanks,HighRangeTheHRI/Obanksaredesignedtos
Kent Gu
·
2024-01-16 10:09
FPGA
fpga开发
【
FPGA
& Modsim】数字时钟
实验题目:数字时钟设计实验目的:掌握数字时钟的工作原理;掌握使用数字逻辑设计集成开发环境分模块设计数字时钟的方法。实验内容:1、创建一个数字时钟工程,使用六位数码管实时显示时/分/秒。3、时钟应具有稳定的计时功能,能够连续运行并准确显示时间。实验步骤:1、明确实验要求,确定系统功能,设计整体方案。2、按照实现功能将数字时钟设计系统划分为时钟基准、显示驱动、按键控制等模块。3、使用VerilogHD
去追远风
·
2024-01-16 10:39
FPGA学习记录
fpga开发
【
FPGA
& Modsim】序列检测
实验题目:序列检测器设计实验目的:掌握应用数字逻辑设计集成开发环境进行序列检测器设计的方法;掌握时序逻辑电路设计的过程。实验内容:1、设计一个序列检测器,用于检测输入数据中的特定序列“10010”。2、实现一个电路,当检测到该序列时,输出为1,否则为0。3、分析实验结果,验证电路的功能是否符合设计要求。实验步骤:1、在数字逻辑集成开发环境中新建一个序列检测器工程;2、编写VerilogHDL源程序
去追远风
·
2024-01-16 10:39
fpga开发
【
FPGA
& Verilog】4bitBCD码加法器+7段数码管
顶层文件:moduleadd_bcd(input[9:0]I_1,input[9:0]I_0,inputclk,inputrst_n,output[7:0]seg,output[7:0]value,outputselect,output[3:0]encode_1,output[3:0]encode_0,output[3:0]high_bit,output[3:0]low_bit);assignva
去追远风
·
2024-01-16 10:09
FPGA学习记录
fpga开发
数字前端/
FPGA
设计——握手与反压问题
声明:本文来自0431大小回前言:在芯片设计或者
FPGA
设计过程中,流水设计是经常用到的,但是考虑数据安全性,需要与前后级模块进行握手通信,这时候就需要对流水数据进行反压处理,本文将具体介绍握手与反压。
芯想是陈
·
2024-01-16 10:38
FPGA
fpga开发
嵌入式硬件
硬件架构
时空联合3D降噪算法
声明:以下文章转载自疯狂的
FPGA
,作者Crazy
FPGA
1为什么要降噪?
芯想是陈
·
2024-01-16 08:25
FPGA
3d
算法
计算机视觉
fpga开发
硬件工程
硬件架构
FPGA
之LUT
由于
FPGA
需要被反复烧写,它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成,而只能采用一种易于反复配置的结构。
行者..................
·
2024-01-16 01:04
FPGA
fpga开发
FPGA
开发设计
一、概述
FPGA
是可编程逻辑器件的一种,本质上是一种高密度可编程逻辑器件。
FPGA
的灵活性高、开发周期短、并行性高、具备可重构特性,是一种广泛应用的半定制电路。
KGback
·
2024-01-16 00:27
#
FPGA
fpga开发
FPGA
在工业缺陷检测上的应用实践
目录1.背景2.现状3.
FPGA
在工业缺陷检测中的优势4.
FPGA
在工业缺陷检测中的应用实践5.主流的检测算法6.工业缺陷检测及应用场景7.
FPGA
在工业缺陷检测中的未来发展趋势8.方法9.未来发展方向注意
SteveRocket
·
2024-01-15 19:20
FPGA进阶
fpga开发
快速入门系列--AXI总线协议
最近想写一篇关于ZYNQ快速入门的文章,而由于ZYNQ的精髓实质上是如何建立ARM和
FPGA
之间的联系,所以准备先写一篇关于AXI协议快速入门的文章来打一下基础,也是顺便让我回忆一下AXI协议。
小林家的龙小年
·
2024-01-15 17:10
fpga开发
快速入门系列--
FPGA
中的时序分析与约束
一、前言时序分析,是所有的
FPGA
工程师在成长过程中都绕不开的技术,由于在一开始我们学
FPGA
的时候设计的系统都是低速简单的,所以就使得时序分析看起来好像并没有卵用,我不学我的系统照样可以跑起来啊,于是慢慢忽视了这一部分的学习
小林家的龙小年
·
2024-01-15 17:39
fpga开发
FPGA
中的乒乓操作思想
乒乓操作的思想乒乓操作主要是为了处理,输入时钟和输出时钟不匹配的问题,也可以算跨时钟处理对于乒乓操作我主要参考了野火的文档,以及下面这篇文章彻底弄懂乒乓操作与并行化_快,快去救列宁!的博客-CSDN博客_乒乓buffer下面开始进入正文比如假如我现在要处理一系列的数据,数据的输入时钟是100M,但是输出数据的时钟受外部的设备限制,只能有50M时钟,那么也就是说,在相同的时间内,输入了100个数据,
小林家的龙小年
·
2024-01-15 17:09
fpga开发
FPGA
流水线除法器(Verilog)原理及实现
FPGA
流水线除法器(Verilog)原理及实现流水线除法器原理 除法器的计算过程如下图所示。计算步骤假设数值的位宽为N。
锅巴不加盐
·
2024-01-15 17:07
FPGA学习
fpga开发
FPGA
, CPU, GPU, ASIC区别,
FPGA
为何这么牛
一、为什么使用
FPGA
?众所周知,通用处理器(CPU)的摩尔定律已入暮年,而机器学习和Web服务的规模却在指数级增长。
自恋的情剩
·
2024-01-15 16:38
fpga开发
通过生成mcs、bin文件将程序固化到
FPGA
通过将程序固化到
FPGA
,可以做到断电不丢失程序,上电之后就自动启动程序的作用,整个固化步骤主要分为3步,一是修改约束文件,二是生成mcs或bin文件,三是将程序固化到开发板flash1.修改约束文件生成固化文件之前
EfunStudy
·
2024-01-15 14:00
fpga开发
《培训技术一本通》——第四章读书笔记——落地有声 经典培训
项目设计
和实施
第一节从课堂培训到培训项目1、为什么要引入培训项目培训项目是把课堂所学和实践活动结合起来,让培训成功显性化企业评估培训效果时关注以下问题:学的内容是完成工作所需要的吗?学习者学到了什么?工作中如何使用?学习者的工作(绩效)会发生变化吗?前两个问题在课堂中能解决,后两个问题必须让学习者去实践,这就要依托培训项目来实现。2、在培训项目开展过程中,要保证几个要点的一致性:目标、目的、实施步骤、评估。3、
带蜗牛去散步
·
2024-01-15 08:29
FPGA
概述
文章目录1.什么是
FPGA
2.学习
FPGA
有什么用3.学习
FPGA
需要何种先决条件1.什么是
FPGA
这个问题太low了,身处数字时代,从事电子信息行业,居然不知道
FPGA
?岂非笑谈?
中年阿甘
·
2024-01-15 05:28
我的FPGA学习
FPGA应用
FPGA入门
【NI国产替代】USB‑7846 Kintex-7 160T
FPGA
,500 kS/s多功能可重配置I/O设备
Kintex-7160T
FPGA
,500kS/s多功能可重配置I/O设备USB‑7846具有用户可编程
FPGA
,可用于高性能板载处理和对I/O信号进行直接控制,以确保系统定时和同步的完全灵活性。
深圳信迈科技DSP+ARM+FPGA
·
2024-01-15 02:32
国产NI虚拟仪器
fpga开发
NI国产替代
数据采集
具于xilinx
FPGA
的可动态配置DDS频率控制字的DDS IP核使用例程详解
目录1概述2IPexamples功能3IP使用例程4注意事项5DDSIPExamples下载位置1概述本文用于讲解xilinxIP的ddsipexamples(动态配置频率)的功能说明,方便使用者快速上手。2IPexamples功能本examples是月隐编写的针对DDS的使用demo,实现通过vio控制频率控制字来调整DDS的输出频率,为大家演示一个可动态配置DDS频率的例程。例程的平台:1)硬
风中月隐
·
2024-01-14 22:48
FPGA
fpga开发
DDS
频率控制字
vivado
xilinx
C++ 数组分页,经常有用到分页,索性做一个简单封装 已解决
在
项目设计
中,有鼠标滑动需求,但是只能说能力有限,索性使用php版本的数组分页,解决问题。
PHP代码
·
2024-01-14 18:21
c++
c++
开发语言
FPGA
_ZYNQ_XADC
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言一、ADC介绍二、使用步骤1.搭建
FPGA
BD工程1.1新建工程1.2搭建
FPGA
BD工程1.3生成bit文件导入硬件加载SDK2
小白520号
·
2024-01-14 15:04
fpga
FPGA
---新手常见问题(
FPGA
_Vivado_Error)
1,如何快速找到开发板的各个功能管脚?1)查看用户手册2)网站查找开发板引脚信息表(主板引脚信息)3)相关论坛帖子2,生成bit文件不成功怎么办,问题原因和解决方法,以及例外解决方法?【错误现象】[DRCNSTD-1]UnspecifiedI/OStandard:4outof4logicalportsuseI/Ostandard(IOSTANDARD)value'DEFAULT',insteado
伊宇韵
·
2024-01-14 15:04
fpga开发
【
FPGA
】Xilinx_ZYNQ7Z020——6. PS定时器中断
文章目录6.PS定时器中断工程创建SDK下载调试6.PS定时器中断工程创建复制之前的ps_hello工程在弹出的对话框中填写新的工程名“ps_timer”,选择创建工程子目录PS里的定时器,因为不需要管脚输出,就不用配置管脚SDK运行SDK&
xyz_
·
2024-01-14 15:04
FPGA
ZYNQ PS端MIO的使用——
FPGA
Vitis篇
文章目录1.前言2.MIO介绍3.Vivado工程编写4.Vitis工程编写5.实验小结A.附录B.工程源码下载1.前言本实验介绍如何使用ZYNQ芯片PS端的MIO。MIO是ZYNQ芯片PS端的基础外设IO,可以连接诸如SPI,I2C,UART,GPIO等,通过Vivado软件设置,软件可以将信号通过MIO导出,同样也可以将信号通过EMIO(后续试验会介绍EMIO)连接到PL端的引脚上。MIO共有
BIGMAC_1017
·
2024-01-14 15:34
FPGA
fpga开发
verilog
arm
Xilinx_ZYNQ7020_自定义IP开发文档
建议将图片保存下来直接上传(img-2FaM6NWy-1582858270651)(media/aab71e0ee5f6d827823f26628900ce6d.png)]ZYNQ芯片的PL部分也就是
FPGA
weixin_43354598
·
2024-01-14 15:04
技术文档
实验记录
嵌入式
linux
fpga
Xilinx ZYNQ简介
ZYNQ是赛灵思公司(Xilinx)推出的新一代全可编程片上系统(APSoC),它将处理器的软件可编程性与
FPGA
的硬件可编程性进行完美整合,以提供无与伦比的系统性能、灵活性与可扩展性。
耐心的小黑
·
2024-01-14 15:33
#
ZYNQ学习笔记
fpga
zynq
arm
ALINX_ZYNQ_MPSoC开发平台
FPGA
教程:PL的点灯实验
前言目标:每秒翻转一次LED我会在前言中记录自己通过本实验学到的东西ZYNQ-7000的PL部分使用的时钟是200M的差分时钟,通过有源晶振提供(有源:一上电就产生时钟信号),而PS部分使用的也是有源时钟,但是是50M的单端时钟由于PL部分的200M差分时钟,因此需要使用IBUFDS将差分时钟转为单端时钟,如下图正文一、点灯设计程序要实现1秒翻转,就需要一个1秒的计数器,而使用的时钟是200M,那
崽崽今天要早睡
·
2024-01-14 15:02
#
▶FPGA入门例程
fpga开发
ZYNQ学习笔记(三)---Xilinx软件工具介绍与
FPGA
开发流程
由于我之前也没有接触过这类芯片,对
FPGA
以及VerilogHDL语言也只有一些粗浅的了解,我也是摸着石头过河,慢慢来。
Zhou1f_SUDA
·
2024-01-14 15:32
fpga
arm
FPGA
系统性学习笔记连载_Day4 Xilinx ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇
四、ZYNQ芯片内部用硬件实现了AXI总线协议,包括9个物理接口,分别为AXI-GP0~AXIGP3,AXI-HP0~AXI-HP3,AXI-ACP接口。1、AXI_ACP接口,是ARM多核架构下定义的一种接口,中文翻译为加速器一致性端口,用来管理DMA之类的不带缓存的AXI外设,PS端是Slave接口。2、AXI_HP接口,是高性能/带宽的AXI3.0标准的接口,总共有四个,PL模块作为主设备连
ONEFPGA
·
2024-01-14 15:01
大数据
FPGA
_ZYNQ (PS端)开发流程(Xilinx软件工具介绍)
【前言】1.1XilinxZynqSoC系列针对不同的应用领域,Xilinx公司设计开发了各种逻辑资源规模和集成各种外设功能的ZynqSOC器件,包括专为成本优化的Zynq-7000平台,面向高性能实时计算应用领域的ZynqUltraScale+MPSoC,面向射频通信的ZynqUltraScale+RFSoC,以及具备高度可扩展特性的自适应加速平台ACAP。具体相关知识大家可以下去查询。1.2X
伊宇韵
·
2024-01-14 15:59
fpga开发
值得玩味的《遥远的救世主》之惊讶篇
是丁元英对整个扶贫
项目设计
思维的诡异,他以终为始,几乎倒推出了所有的环节
蓉儿迟
·
2024-01-14 14:42
FPGA
的MARK_DEBUG调试之波形抓取
一、描述在工作时发现
FPGA
向ARM传输的数据有问题,因此想抓取一下
FPGA
的波形。作为传统方式使用示波器抓取过于麻烦,因此使用VIVADO自带的DEBUG功能抓取输出的数据波形。
追逐者-桥
·
2024-01-14 11:29
#
五
FPGA开发技巧与问题综合
fpga开发
FPGA
边沿检测
有一个缓慢变化的1bit信号sig,编写一个程序检测a信号的上升沿给出指示信号rise,当sig信号出现下降沿时给出指示信号down。注:rise,down应为单脉冲信号,在相应边沿出现时的下一个时钟为高,之后恢复到0,一直到再一次出现相应的边沿。`timescale1ns/1psmoduleedge_detect(inputrst,//异步复位信号,低电平有效inputclk,//系统时钟信号i
我来挖坑啦
·
2024-01-14 11:33
fpga开发
FPGA
设计时序约束十六、虚拟时钟Virtual Clock
目录一、序言二、VirtualClock2.1设置界面三、工程示例3.1工程设计3.2工程代码3.3时序报告3.4答疑四、参考资料一、序言在时序约束中,存在一个特殊的时序约束,虚拟时钟VirtualClock约束,根据名称可看出时钟不是实际存在的,主要是在STA分析时序时提供一个参考。二、VirtualClock相较于create_clock创建主时钟约束到实际的物理位置,虚拟时钟约束时不需要指定
知识充实人生
·
2024-01-14 06:43
FPGA所知所见所解
fpga开发
时序约束
虚拟时钟
VIRTUAL_CLOCK
主时钟
Vivado
【LabVIEW
FPGA
编程入门】使用
FPGA
IO进行编程
1.在项目中新建一个VI,命名为
FPGA
IOTest。2.可以直接将项目中的
FPGA
IO拖入程序框图中。
東方神山
·
2024-01-14 06:42
FPGA】
labview
LabVIEW
FPGA
上一页
8
9
10
11
12
13
14
15
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他