JESD204B

在Xilinx FPGA上快速实现 JESD204B

随着转换器的速度和分辨率不断提升，JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。
长弓的坚持·2024-09-11 18:05

JESD204B接口调试记录3 - 总结

目录一、介绍下项目历史情况二、为什么要用fs×4模式？三、为什么要将采样率改成2.5Gsps？四、时钟芯片参数如何设置？五、AD芯片参数如何设置？六、FPGA工程里JESD204IP如何设置？七、传输层如何解包？八、测试中遇到的问题一、介绍下项目历史情况先说下我们的硬件配置：时钟芯片：LMK04828ADC芯片：AD9689FPGA芯片：XC7K410T-FFG900-2如上图所示，使用JESD2
jjzw1990·2024-02-12 16:09

lmk04821

一、LMK04821功能介绍LMK0482X系列是德州仪器推出的高性能时钟调节芯片系列，该芯片目前有三种，分别为LMK04821、LMK04826以及LMK04828，该系列芯片都支持最新的JESD204B
朝阳群众&热心市民·2024-01-14 12:19

Xilinx的JESD204B ip核的使用（以AD9154为例对寄存器参数进行计算）

JESD204B（pg066）JESD204B基础知识JESD204B时钟DeviceClock：设备时钟，不同的设备（DAC/ADC（采样时钟）和FPGA（glbclk））可以使用不同的速率的时钟，但是必须同源
Njustxiaobai·2024-01-11 08:42

VIVADO IP核LICENSE申请——以JESD204B IP核为例

VIVADOIP核LICENSE申请——以JESD204BIP核为例背景工程所使用的IP核JESD204B，VIVADO软件只包含JESD204B物理层的IP核，而想要生成二进制文件需要使用JESD204IP
最醒醒人·2024-01-05 16:15

JESD204B协议、仿真

JESD204B协议1、什么是JESD204BJESD204B是一种针对ADC、DAC设计的传输接口协议。包括协议四层，分别为：物理层、链路层、传输层、应用层。
@晓凡·2023-12-29 13:38

实现最高效的数据转换：深入了解Achronix JESD204C解决方案

JESD204B/C是由JEDEC定义和开发的高速数据转换器串行接口标准。该标准减
电子科技圈·2023-12-28 19:47

【FMC141】基于VITA57.4标准的4通道2.8GSPS 16位DA播放子卡（2片DAC39J84）

FMC141是一款基于VITA57.4标准的4通道2.8GSPS/2.5GSPS/1.6GSPS采样率16位DA播放FMC子卡，该板卡为FMC+标准，符合VITA57.4与VITA57.1规范，16通道的JESD204B
北京青翼科技·2023-12-19 19:29

FMCJ458_基于JESD204B的1路0-9G信号发生器 FMC子卡

ADS7-V2EBZ自动设置信号数据格式，并通过JESD204B链路将其发送到评估板，从而简化了器件的评估。评估板由通过ADS7-V2EBZ提供的现场可编程门阵列(FPGA)夹层卡(FMC)电源供电。
hexiaoyan827·2023-12-17 00:34

[⑦ADRV902x]: JESD204学习笔记

前言JESD204B/C基于SERDES（SERialization/DESerialization）技术，也就是串化和解串，在发送端将多位并行的数据转换为1bit的串行数据，在接收端将串行数据恢复成原始的并行数据
李71~李先森·2023-12-15 04:59

【FMC139】青翼科技基于VITA57.1标准的4路500MSPS/1GSPS/1.25GSPS采样率14位AD采集FMC子卡模块

板卡概述FMC139是一款基于VITA57.1标准规范的JESD204B接口FMC子卡模块，该模块可以实现4路14-bit、500MSPS/1GSPSADC采集功能。
北京青翼科技·2023-11-30 19:08

AD9528学习笔记

前言AD9528是ADI的一款时钟芯片，由2-stagePLL组成，并且集成JESD204B/JESD204CSYSREF信号发生器，SYSREF发生器输出单次、N次或连续信号，并与PLL1和PLL2输出同步
李71~李先森·2023-11-30 14:50

基于VITIS JESD204B官方IP核的调试

1、参考资料xilinx官方PG066PG198http://www.chinaaet.com/tech/designapplication/3000080357jesd204b应用指南https://github.com/analogdevicesinc/hdl2、工程搭建3、概述系统主要采用官方JESD_PHY（免费），JESD_RX(评估版)，JESD_TX（评估版）三个IP核做测试，采用自
FPGA入门·2023-11-12 08:16

AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构

以fpga端的rx为例：ZYNQjesd204b中rx的axi_stream接口的位宽n与配置的LANE数量L有关，n=32L，如下图所示（L为2）：去解析rx_tdate的数据时需要参考AD9371的ug-992，本设计中ADC数量M为4（两通道AD的IQ，22），LANE数量为2，单帧字节数F=2*M/L=4（ADC为16bit，2BYTE）。手册中描述的AD9371端Framer的数据打包方
哈塞给，套离开套·2023-11-09 20:58

AD9371 Crossbar

util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL详解之JESD204BTX侧时钟生成（一）JESD204B
lwd_up·2023-11-09 20:21

AD9371 官方例程裸机SW 和 HDL配置概述（二）

util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL详解之JESD204BTX侧时钟生成（一）JESD204B
lwd_up·2023-11-08 08:39

AD9371 官方例程裸机SW 和 HDL配置概述（三）

util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL详解之JESD204BTX侧时钟生成（一）JESD204B
lwd_up·2023-11-08 08:39

AD9371 官方例程 NO-OS 主函数 headless 梳理（二）

util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL详解之JESD204BTX侧时钟生成（一）JESD204B
lwd_up·2023-11-08 08:01

AD9371 官方例程 NO-OS 主函数 headless 梳理（一）

util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL详解之JESD204BTX侧时钟生成（一）JESD204B
lwd_up·2023-11-06 06:47

JESD204B高速AD开发（二）LMK04821时钟芯片配置代码详解

时钟频率6'd18&&sdo_cnt=NUM_REG)beginlmk_cfgdone<=1'b1;endelsebeginlmk_cfgdone<=1'b0;endendend三、总结本文主要对基于JESD204B
阿Q在学FPGA (WX-FD0427)·2023-11-04 23:32

AD9371 官方例程HDL JESD204B相关IP端口信号

AD9371系列快速入口AD9371+ZCU102移植到ZCU106：AD9371官方例程构建及单音信号收发ad9371_tx_jesd-->util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL详解之JESD204BTX侧时钟生成（一）AD9371官方例程时钟间的关系与生成：AD9371官
lwd_up·2023-11-02 05:15

AD9371 官方例程HDL详解之JESD204B RX侧时钟生成

AD9371系列快速入口AD9371+ZCU102移植到ZCU106：AD9371官方例程构建及单音信号收发ad9371_tx_jesd-->util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL详解之JESD204BTX侧时钟生成（一）AD9371官方例程时钟间的关系与生成：AD9371官
lwd_up·2023-10-29 21:57

AD9371 官方例程HDL详解之JESD204B RX侧格式配置

AD9371系列快速入口AD9371+ZCU102移植到ZCU106：AD9371官方例程构建及单音信号收发采样率和各个时钟之间的关系：AD9371官方例程HDL详解之JESD204BTX侧时钟生成（三）参考资料：UltraScaleArchitectureGTHTransceiversUserGuideUG576GenericJESD204Bblockdesigns文章目录前言一、JESD204
lwd_up·2023-10-29 21:50

AD9371 官方例程HDL详解之JESD204B TX侧时钟生成 （三）

AD9371系列快速入口AD9371+ZCU102移植到ZCU106：AD9371官方例程构建及单音信号收发ad9371_tx_jesd-->util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL详解之JESD204BTX侧时钟生成（一）AD9371官方例程时钟间的关系与生成：AD9371官
lwd_up·2023-10-24 11:39

AD9371 官方例程HDL详解之JESD204B TX侧时钟生成 （一）

AD9371系列快速入口AD9371+ZCU102移植到ZCU106：AD9371官方例程构建及单音信号收发ad9371_tx_jesd-->util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射梳理AD9371时钟，理解采样率和各个时钟之间的关系：AD9371官方例程HDL详解之JESD204BTX侧时钟生成（三）参考资料：UltraScaleArchi
lwd_up·2023-10-24 11:34

4 路 FMC 接口基带信号处理板（2 个FMC接口、2个FMC+接口）

FPGAXCVU13P作为信号实时处理单元，该板卡具有4个FMC子卡接口（其中有2个为FMC+接口），各个节点之间通过高速串行总线进行互联，该FPGA支持最大32Gbps的高速串行总线，适用于100G以太网、JESD204B
F_white·2023-10-24 10:51

AD9371 官方例程HDL详解之JESD204B TX侧时钟生成 （二）

AD9371系列快速入口AD9371+ZCU102移植到ZCU106：AD9371官方例程构建及单音信号收发ad9371_tx_jesd-->util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL详解之JESD204BTX侧时钟生成（一）梳理AD9371时钟，理解采样率和各个时钟之间的关系：
lwd_up·2023-10-24 09:34

纸上谈兵_JESD204B

文章目录基本概念优点子类协议结构链路参数传输层映射方式测试模式数据链路层对齐字符替换与还原数据链路建立与维护物理层时钟器件时钟帧时钟/多帧时钟调整时钟各时钟关系图各协议层时钟使用情况XilinxIPPortsBasicGenericClockingSchemesSubclass1OperationRxexample仿真IP核设置仿真产生ILA序列产生各个lane的数据；接收各个lane的数据博文链
山音水月·2023-09-02 03:43

2路AD采集FMC子卡模块--【产品资料】

该模块遵循VITA57.1规范，可直接与FPGA载卡配合使用，板卡ADC器件采用ADI的AD9680芯片，该芯片具有两个模拟输入通道和两个JESD204B输出数据通道对，可用于高达2GHz的宽带模拟信号采样
北京青翼科技·2023-08-31 07:12

8路AD采集FMC子卡【产品资料】

FMC148是一款基于VITA57.4标准的JESD204B接口FMC子卡模块，该模块可以实现8路14-bit、500MSPS/1GSPS/1.25GSPSADC采集功能。
北京青翼科技·2023-08-16 16:01

单通道 6GSPS 16位采样DAC子卡模块--【资料下载】

6GSPS（或配置成2通道3GSPS）采样率16位DA输出子卡模块，该板卡为FMC+标准，符合VITA57.4规范，该模块可以作为一个理想的IO单元耦合至FPGA前端，ADC数字端通过16lane通道的JESD204B
北京青翼科技·2023-08-06 08:57

青翼科技自主研发4路AD子卡FMC137

FMC137是一款基于VITA57.4标准规范的JESD204B接口FMC+子卡模块，该模块可以实现4路14-bit、2GSPS/2.6GSPS/3GSPSADC采集功能。
北京青翼科技·2023-07-18 15:32

模块化互联产品 --青翼自研 模拟采集FMC子卡产品资料

该模块遵循VITA57.1标准，可直接与FPGA载卡配合使用，板卡ADC器件采用ADI的AD9680芯片，该芯片具有两个模拟输入通道和两个JESD204B输出数据通道对，可用于高达2GHz的宽带模拟信号采样
北京青翼科技·2023-06-20 10:30

青翼科技自研模块化互联产品 • 模拟采集FMC子卡【产品资料】

该模块遵循VITA57.1标准，可直接与FPGA载卡配合使用，板卡ADC器件采用TI的ADS54J60芯片，该芯片具有两个模拟输入通道和两个JESD204B输出数据通道对，可用于高达2GHz的宽带模拟信号采样
北京青翼科技·2023-06-20 10:28

高速数据采集专家—青翼科技--FMC121

该模块遵循VITA57.1标准，可直接与FPGA载卡配合使用，板卡ADC器件采用ADI的AD9680芯片，该芯片具有两个模拟输入通道和两个JESD204B输出数据通道对，可用于高达2GHz的宽带模拟信号采样
北京青翼科技·2023-06-09 01:46

基于 JESD204B 协议ARM+FPGA+AD多板卡多通道同步采集实现方法

0引言随着数字化信号处理技术的不断进步，对数字信号的处理已经成为当前大多数工程应用的基本方法。由于模拟信号才是现实生活中的原始信号，为了工程研究实现的可能，需将模拟信号转换为数字信号才能在工程中处理，AD转换作为模拟信号转换为数字信号的关键环节也成为工程中的重要研究对象[1]。数据采样转换器的接口经历了从传统CMOS接口到差分LVDS接口的转变，由于CMOS接口速率低限制了初期AD采样的速率，差分
深圳信迈科技DSP+ARM+FPGA·2023-04-19 21:55

基于 VITA57.4 标准的双通道 5.2GSPS（或单通道 10.4GSPS）射频采样 FMC+子卡模块

是一款具有缓冲模拟输入的低功耗、12位、双通道（5.2GSPS/通道）、单通道10.4GSPS、射频采样ADC模块，该板卡为FMC+标准，符合VITA57.4规范，可以作为一个理想的IO模块耦合至FPGA前端，16通道的JESD204B
北京青翼科技·2023-04-15 22:56

基于 VITA57.4 标准的双通道 5.2GSPS（或单通道 10.4GSPS）射频采样 FMC+子卡模块

是一款具有缓冲模拟输入的低功耗、12位、双通道（5.2GSPS/通道）、单通道10.4GSPS、射频采样ADC模块，该板卡为FMC+标准，符合VITA57.4规范，可以作为一个理想的IO模块耦合至FPGA前端，16通道的JESD204B
北京青翼科技·2023-04-15 22:25

基于 VITA57.4 标准的单通道 6GSPS 12 位采样 ADC，单通道 6GSPS 16 位采样 DAC 子卡模块

6GSPS（或配置成2通道3GSPS）采样率16位DA输出子卡模块，该板卡为FMC+标准，符合VITA57.4规范，该模块可以作为一个理想的IO单元耦合至FPGA前端，ADC数字端通过16lane通道的JESD204B
北京青翼科技·2023-04-15 22:21

FPGA的ADC信号采集ADS52J90-JESD204B接口

jesd204b实战操作笔记本篇的内容是基于博主设计的jesd204b接口的ADC和FPGA的硬件板卡，通过调用jesd204bip核来一步步在FPGA内部实现高速ADC数据采集，jesd204b协议和
ltqshs·2023-02-06 10:40

【高速总线】JESD204B简介

随着高速ADC跨入GSPS范围，与FPGA（定制ASIC）进行数据传输的首选接口协议是JESD204B。JESD204B标准是一种分层规范。规范中的各层都有自己的功能要完成。
Linest-5·2022-08-08 14:42

Xilinx_JESD204B

Xilinx_JESD204B_实操说明：通过FPGA的高速数据接口JESD204B对AD9625进行高速采集，分析通道对齐过程，sync时高时低分析，ADC数据提取，读写JESD204BIPAXI时序代码
Crazzy_M·2022-05-25 07:06

Vivado ISE IP License永久使用所有版本

XILINXVivadoISEIP永久License技术交流请联系Q：3339377509，V：SDS_TechLDPC，CPRI，Turbo，Polar，JESD204B/C，HDMI1.4/2.0，
Loong_6246·2021-06-22 05:30

8B/10B编码原理详解、Verilog实现及在JESD204B中的应用

目录1.8B/10B介绍2.原理3.Verilog实现4.实例：在JESD204B中的应用参考资料：1.8B/10B介绍8B/10B编码的目的是防止串行的数据出现长时间的连0连1，因为这会使得信号直流电压不稳定
king阿金·2020-08-22 22:23

JESD204B 协议解析和参数理解

目录1.概述2.时钟3.同步协议4.参数理解1.概述在JESD204接口出现以前，数模转换器的数字接口绝大多数是差分LVDS的接口，这就造成了布板的困难，当PCB的密度很大的时候就需要增加板层从而造成制版的成本。但是JESD204需要进行严格的同步和时延的测量，接口逻辑会比LVDS复杂。JESD204有不同的版本，但是大部分用的subclass1。2.时钟deviceclock是器件工作的主时钟，
weiweiliulu·2020-08-22 10:43

jesd204b实战操作笔记

本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡，通过调用jesd204bip核来一步步在FPGA内部实现高速ADC数据采集，jesd204b协议和xilinx的jesd204IP核相关基本知识已在前面多篇文章中详细介绍
小青菜哥哥·2020-08-14 06:54

ADI高速信号采集芯片与JESD204B接口简介

原文地址：https://www.cnblogs.com/likaiwei/p/9564664.html介绍：JEDECStandardNo.204B(JESD204B)—Astandardizedserialinterfacebetweendataconverters
dragon_cdut·2020-08-04 17:41

LVDS和JSED204B

一，JESD204B应用的优缺点接触过FPGA高速数据采集设计的朋友，应该会听过新术语“JESD204B”。这是一种新型的基于高速SERDES的ADC/DAC数据传输接口。
lijq94·2020-07-14 13:04

ADC和DAC以及JESD204B（2）

这里主要记录JESD204B的一些内容JESD204Bsubclass1建链过程：首先是时钟：找一块专用的jesd204B时钟专用芯片，产生发送端(核时钟和参考时钟)以及接收端(和时钟和参考时钟)：时钟作用
FPGA难得一P·2020-07-05 19:50

JESD204B学习之关键点问答

JESD204B学习之关键点问答1.概述本文是用于记录JESD204B学习中的关键点，以问答的形式陈诉便于理清思路。2.参考文档1.《pg066-jesd204》2.
风中月隐·2020-07-05 18:39
上一页 1 2 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他