PCIe

PCIe扫盲

PCIe扫盲转自：http://zh.wikipedia.org/wiki/PCI-EPCIExpress，简称PCI-E，是电脑总线PCI的一种，它沿用了现有的PCI编程概念及通讯标准，但建基于更快的串行通信系统
yam_killer·2020-08-16 04:11

PCIe简介及引脚定义

参考文章：http://www.2cto.com/os/201607/523581.htmlhttp://blog.csdn.net/michaelcao1980/article/details/42778405随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信
big_magee·2020-08-15 23:21

【分享】PCIE XDMA IP核介绍

【分享】PCIEXDMAIP核介绍本文为明德扬原创文章，转载请注明出处！
MDYFPGA·2020-08-15 21:01

LSI收购Sandforce

SandForce的产品主要包括PCIe闪存适配器和SSD的心脏——闪存控制器。此次收购旨在增强LSI在快速增长的服务器和存储P
richardhuang1123·2020-08-15 15:55

4、Linux操作系统之操作篇-硬件相关操作

欢迎转载，转载请标明出处：http://blog.csdn.net/notbaron/article/details/459386591、系统上对PCIE卡上下电查看PCIE卡所在目录，对其进行上下电操作
badman250·2020-08-15 14:04

PCIe Electrical PHY(4)-PCIE SPEC第8章指标讲解

1.1PCIETXSPECTX主要关心两类参数，一类是VoltageParameters，一类是JitterParameters。
maxwell2ic·2020-08-15 14:36

PCIe Electrical PHY(3)-SerDes电路基本结构

1.1SERDES电路结构目前主流的基于analog-DFE的SerDes结构如下。主要包括4个模块：TX/RX/PLL/CDR。其中TX/RX完成信号的传输、均衡和接收，PLL产生发射端的时钟，CDR产生接收端的时钟。均衡电路结构基本上主流厂家均选择在发射端采用FFE，接收端首先通过CTLE进行一定程度的信道补偿，最后将均衡的的主要任务放在DFE上。随着PAM4调制信号的应用，analog-ba
maxwell2ic·2020-08-15 14:36

PCIe Electrical PHY(5)-PCIe的时钟结构

Oarchitectures•CommonClock(Synchronous)•ForwardClock(SourceSynchronous)•EmbeddedClock(ClockRecovery)1.2PCIE
maxwell2ic·2020-08-15 14:36

PCIe Electrical PHY(1)-高速串行信号特性

SerDes从名字上来听，主要功能就是是实现串行解串电路。但实际上这是SerDes中最容易实现的功能。更重要的是信号串行起来之后遇到的信号衰减、码间串扰、时钟同步等其他问题。1.1ISI首先要理解的是高速串行信号经过信道之后不再是理想的0/1高低电平下图为不同信道的频域特性，从信号系统的角度看，可以看到传输介质是一个低通系统，并且在通带内信号的幅度响应也不平缓，不同的频率幅度响应不同会导致输入信号
maxwell2ic·2020-08-15 14:36

基于Kintex Ultrasacle的万兆网络光纤 PCIe加速卡416 光纤PCIe卡

基于KintexUltrasacle的万兆网络光纤PCIe加速卡一、产品概述本卡为企业级别板卡，可用于数据中心，安全领域数据采集处理。标准PCIExpress全高板，适用于普通服务器、工作站。
a7257825·2020-08-15 13:25

高速串行总线系列（2）高速串行总线技术总览

文章目录嵌入式高速串行总线技术应用对比SRIO总线JESD204总线PCIESATA总线AuroraFC标准VPX架构嵌入式高速串行总线技术应用对比SRIO总线SRIO（SerialRapidIO）是一种低延时
李锐博恩·2020-08-15 13:37

Aurora 8B/10B、PCIe 2.0、SRIO 2.0三种协议比较

业界广泛使用的Xilinx公司Virtex-6系列FPGA支持多种高速串行通信协议，本文针对其中较为常用的Aurora8B/10B和PCIExpress2.0，SerialRapidIO2.0三种协议进行了测试及对比分析
weixin_34378922·2020-08-15 12:06

Linux新版OpenWrt自动编译加载ko

需求把PCIE的驱动编译成ko自动加载配置package/kernel/linux/modules/usb.mkXHCI_MODULES:=xhci-hcdxhci-pcixhci-plat-hcdifdefCONFIG_TARGET_ramips_mt76
王二车·2020-08-15 12:17

PCIe设备漫游记----BIOS篇

初步了解完PCI总线标准之后，我们接下来正式开始PCIe设备的漫游之旅。
saloon_yuan·2020-08-15 11:41

PCIe设备漫游记----寄存器读写篇

上篇中，我们设备打开函数已经得到了我们PCIe设备的句柄了。接下来我们来看看，设备打开之后，上层软件是怎样利用该句柄实现对设备上具体寄存器的访问的。
saloon_yuan·2020-08-15 11:10

1.1 PCI&PCIE 配置寄存器访问

1、PCIE寄存器的总体结构：PCI的配置寄存器空间为256个字节大小。PCIE扩展了配置寄存器空间，大小为4096的字节。
pwl999·2020-08-15 11:10

新版PCIe 4.0规范新特性简介

PCI-SIG开发者大会2014已经结束，这次大会有好些议题都是关于PCIe4.0的。而且目前PCIe4.0r0.3已经在官网开始review了。
linmh2005·2020-08-15 11:01

PCIe扫盲——PCIe配置空间寄存器快速定位表

转载地址：http://blog.chinaaet.com/justlxy/p/5100058234PCIExpress的配置空间结构图如下图所示，为了能够快速定位相关寄存器的描述在PCIeSpec中的位置
kunkliu·2020-08-15 10:50

PCIe扫盲——基地址寄存器（BAR）详解

转载地址：http://blog.chinaaet.com/justlxy/p/5100053320基地址寄存器（BAR）在配置空间（ConfigurationSpace）中的位置如下图所示：其中Type0Header最多有6个BAR，而Type1Header最多有两个BAR。这就意味着，对于Endpoint来说，最多可以拥有6个不同的地址空间。但是实际应用中基本上不会用到6个，通常1~3个BAR
kunkliu·2020-08-15 10:50

PCIe扫盲——PCIe总线体系结构入门

转载地址：http://blog.chinaaet.com/justlxy/p/5100053246和很多的串行传输协议一样，一个完整的PCIe体系结构包括应用层、事务层（TransactionLayer
kunkliu·2020-08-15 10:49

PCIe扫盲——PCI总线配置周期产生和配置寄存器

转载地址：http://blog.chinaaet.com/justlxy/p/5100053220上一篇文章中也是说到了，I/OAddressSpace的空间很有限（64KB），所以一般在I/OSpace中都有两个寄存器，第一个指向要操作的内部地址，第二个存放读或者写的数据。因此，对于PCI的配置周期来说，包含了两个步骤：Step1：CPU先对IOAddress中的0xCF8~0xCFB写入要操
kunkliu·2020-08-15 10:49

KEPServerEx OPC 读取西门子 PLC S7200 SMART的数据

PLCS7200SMART的数据）1、新建NEWChannel–>Channelnamexxxx->Devicedriver“SiemensTCP/IPEthernet”->NetworkAdapter“RealtekPCIeGBE
爷就是这个范儿·2020-08-15 10:56

PCI Express设备驱动 (4,PCIe配置空间和PCI设备中的寄存器)

1、访问PCI配置空间，PCI基本配置空间的读写使用下列函数：原型定义在按Ctrl+C复制代码按Ctrl+C复制代码int pci_write_config_byte(struct pci_dev *pdev, int where,u8 *val);int pci_write_config_word(struct pci_dev *pdev, int where,u8 *val);int pci_
eydwyz·2020-08-15 10:17

pcie-2-pcie4.0之悲催

pcie百度百科GT/s百度百科在HotChips大会上，PCI-SIG表示将在2017年底之前批准新规范，即PCI-E4.0v1.0版，据说AMD、NVIDIA、Intel都急不可耐地想用上它。
csdn_immortal·2020-08-15 10:05

PCIe配置空间和PCI设备中的寄存器

1、访问PCI配置空间，PCI基本配置空间的读写使用下列函数：原型定义在intpci_read_config_byte(structpci_dev*pdev,intwhere,u8*val);intpci_read_config_word(structpci_dev*pdev,intwhere,u8*val);intpci_read_config_dword(structpci_dev*pdev,
星光sky·2020-08-15 10:55

PCIe体系结构的组成部件

1基于PCIe架构的处理器系统1.1处理器系统A1.2PowerPC处理器1.3基于PCIe总线的通用处理器结构2RC的组成结构3Switch4VC和端口仲裁5PCIe-to-PCI/PCI-X桥片PCIe
李海伟_lihaiwei·2020-08-15 10:00

pcie体系结构笔记

与以太网协议类似的结构1、三层协议二、我们需要关注的重点1、有哪些事务（transactions）2、事务层数据包（TransactionLayerpacket，TLP）[1]3、存储器写请求与中断请求4、pcie
hehequan·2020-08-15 10:21

【北京迅为】 i.MX6ULL终结者外设功能验证

4.TF卡测试5.USBHOST测试6.以太网测试7.用户按键测试8.内存测试9.Linux系统时钟测试10.CSI摄像头测试11.USB摄像头测试12.AP3216C测试13.WIFI联网测试14.PCIE4G
北京迅为·2020-08-15 10:22

两台win7电脑，双网卡主机共享网络（局域网和Internet）给从机

图1.普通网线和交叉网线的制作方法一台电脑WIN7系统（简称主机），有两个网卡，一个内置有线网卡RealtekPCIeGBE（简称网卡A
yufengzheyang·2020-08-15 09:59

物联网小课堂之模组SIM卡相关秘籍

第一节：模组是否支持内置SIM卡，是否支持空中写卡功能小编家（中移模组）自研2G模组（除M6313模组）和NB-IoT模组均支持内置SIM卡，4G模组M8321-miniPCIE封装版本提供内置SIM卡功能
中移OneMO模组·2020-08-15 07:57

总线揭密：串行传输VS并行传输

从技术发展的情况来看，串行传输方式大有彻底取代并行传输方式的势头，USB取代IEEE1284，SATA取代PATA，PCIExpress取代PCI……从原理来看，并行传输方式其实优于串行传输方式。
zhangxinrun_业余erlang·2020-08-14 04:37

PCIe数据峰值带宽和有效带宽计算

最近对于PCIe的带宽概念和计算有些模糊，网上查资料大部分都是一个模子出来的，通过下面这个公式计算：并行总线带宽(MB/s)=并行总线时钟频率(MHz)*并行总线位宽(bit/8=B)*每时钟传输几组数据
zenglichuanjia·2020-08-14 04:33

PCI Express 16X和PCIE 2.0有什么区别？哪个更好？

PCI-E16X1.0和PCI-E16X2.0接口的形状和针脚数都是一样的，就是我们平时在主板上看见的显卡接口，但PCI-E16X2.0是现在的新规范，而PCI-E16X1.0是过去的旧规范，PCI-E16X1.0经常被简称为PCI-E16X。它们的主要区别是：1.PCI-E16X2.0的传输速率是PCI-E16X1.0的2倍，PCI-E2.0标准规定数据传输的带宽变为16G了，而PCI-E1.0
yuanyuan_186·2020-08-14 04:55

存储卡种类及其应用大盘点

存储卡主要有MMC卡、SD卡、记忆棒、PCIe闪存卡、XQD卡、CF卡、XD图像卡、SM卡、M2卡等
xlysoft_net·2020-08-14 04:07

NGFF、M.2、PCIe、NVMe概念区分以及PCIEx1 x4 x8 x16区别

对于NGFF/M.2、PCIe、NVMe等概念的说明。解决方案:NGFF(NextGenerationFormFactor)，顾名思义，是物理外形(FormFactor)的标准。
SallenKey·2020-08-14 04:35

pcie带宽计算

PCI-E规范主要是为提高电脑内部所有总线速度。PCI-E2.0总线频率5GHZPCI-E3.0总线频率8GHZPCI-E串行总线带宽计算公式：PCI-E串行总线带宽(MB/s)=串行总线时钟频率(MHZ)×串行总线位宽(bit/8=B)×串行总线管线×编码方式×每时钟传输几组数据(cycle)example:如PCI-E1.0X1总线带宽=2.5GHZ×1/8B×1×8/10×1×2=500MB
老鼠爱旅游·2020-08-14 04:53

PCIE体系结构

http://blog.sina.com.cn/s/articlelist_1685243084_3_1.htmlBAR寄存器http://zhidao.baidu.com/link?url=rELIW0LIW6CVt80Rl2VYXSzlteNT4zGR9E-Zx84sRJ-F1QQWi8IhoaqxIbi3LR2wDKY7enECxSmtrSblHTbDIaPCI总线的存储器读写总线事务htt
weixin_33796205·2020-08-14 03:38

PCIe传输速率和有效带宽计算方式

（1）如下表（2）详细描述PCIE协议发展到现在有1.0，2.0和3.0版本，其传输速率不一样。
技术先生·2020-08-14 03:47

PCIe带宽计算

文章目录1.PCIe总线传输速率2.PCIe总线带宽3.带宽计算1.PCIe总线传输速率所谓的总线传输速率就是PCIe硬件链路传输比特流的速度，PCIeGen1是2.5Gb/s，PCIeGen2是5.0Gb
码农王乐呵·2020-08-14 03:41

PCIe学习笔记（7）--- BDF

1.busesBUS0VIRTUALPCIBUS一般分配给ROOTCOMPLEX的HOSTTOPCIBRIDGEBUS0VIRTUALPCIBUS上面，一般有几个VIRTUALPCITOPCIBRIDGE(P2P)设备,且有固定分配的BUS,DEV,FUN给这些BRIDGE设备每一个P2P构成了一条新的BUS，且有一个对应的BUSNUMBERBUS的扫描，使用的是深度优先（这个是软件还是硬件的特性
笃行笔记·2020-08-14 03:01

PCIe及USB传输速度小结

PCIe各标准的速度如下版本发布时间原始数据传输带宽有效带宽单个Lane带宽总带宽(x16)PCIe1.x20032.5GT/s2Gbps250MB/s8GB/sPCIe2.x20075.0GT/s4Gbps500MB
saloon_yuan·2020-08-14 03:12

查看PCIE带宽的信息

PCIE有四种不同规格，下图展示了从外形区分其中两种规格。注意每种卡槽旁边的x4,x8,x16。不同的PCIE规格会有不同的传输速率，参考值如下表。
SummerLaw·2020-08-14 03:57

8b/10b编码

8b/10b编码是目前许多高速串行总线采用的编码机制，如1394b、SerialATA、PCIExpress、Infini-band、FiberChannel、RapidIO等总线或网络，都是8b/10b
persign·2020-08-14 03:08

PCI Express的几个基本概念

PCIExpress采用差分方式每一对差分线分别用于收和发,一到三代的差分线线速率分别为2.5Gbps,5Gbps和8Gbps。
molake10344·2020-08-14 03:30

USB3.0、PCIe、PCI等各总线速度对比与介绍

USB3.0、PCIe、PCI等各总线速度对比与介绍需要注意的是，在一些新的技术标准中，为了防止数据在高速传输中出错而加入了校验码，比如PCI-E2.0、USB3.0和SATA3.0中采用的是8/10编码
Greless·2020-08-14 03:26

PCI Express和以往的各个接口的数据传输率

总线类型数据传输率ISA8.33MB/SEISA133MB/SVISA133MB/SPCI133MB/SAGP266MB/SAGP-2X533MB/SAGP-4X1.O66GB/SAGP-8X2.133GB/SPCIExpress1X
埃兰迪尔007·2020-08-14 03:03

高速串行总线系列（6）PCI Express的带宽为什么可以这么大？

文章目录前言PCI高速串行连接PCIe的lanesPCIe的连接速度前言PCIExpress是一种高速串行连接，其运行方式更像是网络而不是总线。
李锐博恩·2020-08-14 02:05

linux pci/pcie驱动

/driver/pci/probe.c/arch/powerpc/kernel/pci_64.c在pci驱动中pci调用pci_scan_device扫描每个设备的每个功能，当发现该功能存在时(通过读设备的vendor及productID确定)，就为该设备功能建立一个完整的pci_dev(通过pci_setup_device完成)，并将该设备功能加入到全局链表及总线链表中，当加载设备驱动程序时，设
zyboy2000·2020-08-14 02:00

PXI知多少？—PXI背景及PXI机箱

背景和历史PXI是一种模块化仪器系统，设计上利用了PCI和PCIe总线系统数据高传输速率的优点。
Sandyxxh·2020-08-14 02:56

PCI Express体系结构导读（3）- PCIE

第四章PCIe总线概述4.1pcie总线基础知识1）PCI是并行连接，一条总线上的多个设备共享总线带宽；PCIe是差分总线，端到端连接，频率更高；2）一个数据通路（Lane）,有两组差分信号，即4根信号线
weixin_30756499·2020-08-14 02:58
上一页 32 33 34 35 36 37 38 39 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他