RISC-V 第8页

RISC-V内核BLE无线MCU CH573

Chery1140·2023-09-18 08:56

CH573-09-BLE蓝牙安卓应用二次开发——RISC-V内核BLE MCU快速开发教程

IOT趣制作·2023-09-18 08:53

RISC-V架构学习——C语言内嵌汇编总结

1、C语言内嵌汇编的作用（1）优化：对于特别重要代码进行优化，出于性能的考虑；（2）C语言需要借助汇编指令来实现特殊功能。比如：C语言中访问系统寄存器就需要借助CSR指令；2、基础内嵌汇编2.1、基础内嵌汇编格式asmasm-qualifiers(AssemblerInstructions)关键字含义asm这是内嵌汇编的关键字，表明这是一个GNU扩展asm-qualifiers修饰词，比如：vol

正在起飞的蜗牛·2023-09-17 12:27

从零学习开发一个RISC-V操作系统（一）丨计算机组成原理相关知识与RISC-V指令集简介

Include everything·2023-09-17 09:05

risc-v dv源代码分析

地址为GitHub-chipsalliance/riscv-dv:RandominstructiongeneratorforRISC-VprocessorverificationRandominstructiongeneratorforRISC-Vprocessorverification-GitHub-chipsalliance/riscv-dv:Randominstructiongenerat

youzjuer·2023-09-17 01:04

RISC-V Reader 笔记（六）RV32V

RV32V早期并行数据计算：采用SIMD单指令多数据，把一个64位宽寄存器拆成若干个32168位长度部分并行计算。这种方法前期看起来十分简单诱人。但是后来如果要扩展SIMD寄存器宽度，也要复杂化指令集，复杂开销越来越大。向量操作：把数据取出来放入长长的向量寄存器中，流水线并行运算后从向量寄存器中分别取回到内存。并且，时钟周期内能进行的最大操作数和向量长度是分离的，不像SIMD程序员要考虑怎么分分几

灰海宽松·2023-09-17 01:33

ARMv7-A 那些事 - 2.通用寄存器与流水线

世界上有很多种体系结构的处理器，比较知名的处理器体系结构有：ARM、x86、RISC-V、mips、LoongAr

jackailson·2023-09-17 01:23

【【萌新的RISC-V学习之再看计算机组成与设计大收获总六】】

萌新的RISC-V学习之再看计算机组成与设计大收获总六我们在进行设计的时候首先要明白一点就是确定我们的设计所需要的指令的大小和地址的大小指令集是32位的而地址则一般更多的是64位数据也是64位PC与指令寄存器之间的关系

ZxsLoves·2023-09-16 17:10

【【萌新编写risc-v之软件的学习使用】】

萌新编写risc-v软件的学习使用对于vscode我其实没什么好说的就是先配置好环境其实vscde作为一个编译器的软件其实并不需要指望能往里面加载多少功能我们需要做的就是赋予编辑器更好用的功能和体验有些人会在

ZxsLoves·2023-09-16 17:08

神目推出3D结构光人脸识别模组

3D结构光人脸识别模组神目3D结构光人脸识别模组基于神目专有深度学习人脸识别算法，集成领先的3D结构光摄像头、低功耗RISC-V控制板和神经网络加速单元。

qiao哈哈·2023-09-15 15:49

在 RISC-V 架构中， Keystone Enclave在程序中设置安全参数，执行加密和解密操作，示例代码说明...

KeystoneEnclave是一个基于RISC-V架构的信任执行环境(TEE)，它可以在程序中设置安全参数，执行加密和解密操作。示例代码可能包括设置秘钥、加密数据、解密数据等操作。

Thomas杨大炮·2023-09-14 23:20

在 RISC-V 架构中， Keystone Enclave的管理员如何实现创建加密密钥，代码说明。Keystone Enclave的流程是怎样的，运行过程是怎样的，列出函数调用关系栈...

RISC-V架构中KeystoneEnclave的管理员可以使用硬件保护的密钥生成器来创建加密密钥。具体实现方式可能因具体实现而异。

无声远望·2023-09-14 23:50

源码编译risc-v虚拟机和编译器 riscv-gnu-toolchain 和 riscv-tools 在ubuntu 22.04

1.编译riscv-gnu-toolchain1.1预备环境$sudoapt-getinstallautoconfautomakeautotools-devcurlpython3libmpc-devlibmpfr-devlibgmp-devgawkbuild-essentialbisonflextexinfogperflibtoolpatchutilsbczlib1g-devlibexpat-de

Eloudy·2023-09-14 07:38

RISV-V架构的寄存器介绍

1、RISC-V的通用寄存器（1）在编写汇编代码时，使用寄存器的ABI名字，一般不直接使用寄存器的编号；（2）x0-x31是用来做整形运算的寄存器，f0-f31是用来做浮点数运算的寄存器；RISC-V一定有

正在起飞的蜗牛·2023-09-14 03:57

链接器松弛优化原理介绍

1、前言（1）要理解链接器松弛优化，需要先理解：RISC-V架构的寻址方式、编译和链接过程；（2）链接器松弛优化在《RISC-V体系结构编程与实践》6.4节有详细介绍；2、链接器松弛优化介绍（1）作用：

正在起飞的蜗牛·2023-09-14 03:56

RISC-V MCU开发之外设介绍 - 高速USB（内置PHY）

各类MCU的高速USB外设在使用时通常需外挂专业的高速USBPHY芯片，如常用的32F105/107/205系列MCU，不仅占用了MCU多个GPIO而且还增加了PCB面积。极少部分MCU厂商通过外购第三方的高速USBPHYIP，会增加IP分摊成本，且不便针对高速USB应用需求对收发器性能进行持续迭代。RISC-VMCU赤菟V307采用内置自研高速USBPHY方案不仅解决了上述问题，同时实现了在10

Taoyukai·2023-09-13 13:02

麻省理工用碳纳米管做出CPU，成功执行“Hello World”经典程序

pagetype=news&id=442327根据TPU的报道，麻省理工学院的研究人员与来自AnalogDevices的科学家合作，成功地构建了完全使用碳纳米管（CNT）的CPU，基于RISC-V架构。

Shirleyslife·2023-09-13 09:19

mycpu和myproc

RISC-V给它的CPU编号，给每个CPU一个

诗子黎·2023-09-11 06:52

Si3262 一款低功耗刷卡+触摸+mcu 三合一SOC芯片

Si3262是-款高度集成的低功耗soC芯片，其集成了基于RISC-V核的低功耗MCU和工作在13.56MHz的非接触式读写器模块。

weng13924672287·2023-09-10 20:01

【RISC-V 常用汇编指令集】

RISC-V常用汇编指令集一、通用寄存器介绍寄存器ABI名用途Saverx0zero读取时总为0，写入时不起任何效果（只有读RO权限）-x1ra存放函数返回地址(returnaddress)Callerx2sp

张小兔爱钱钱·2023-09-09 07:23

RV32I：RISC-V 基础整数指令集

目录RV32I指令指令格式RV32I寄存器RV32I整数计算RV32Iload和Store条件分支无条件跳转RV32I杂项RV32I特性一个例子参考提升计算性能并且让用户能切实享受到性能提升的唯一方法是同时设计编译器和计算机。这样软件用不到的特性将不会被实现在硬件上…——FrancesElizabeth“Fran”Allen,1981RV32I指令图2.1是RV32I基础指令集的一页图形表示。

夏筱·2023-09-09 07:20

risc-v指令集手册（非特权架构）- ‘Zicsr’控制和状态寄存器（CSR）指令V2.0（已批准）

RISC-V定义了与每个hart关联的4096个控制和状态寄存器的独立地址空间。本章定义了在这些CSR上运行的完整CSR指令集。

masterleego·2023-09-09 07:17

risc-v指令集手册（非特权架构）- RV32/64G指令集列表

RISC-V项目的一个目标是将其用作稳定的软件开发目标。

masterleego·2023-09-09 07:17

risc-v指令集手册（非特权架构）- ‘M’整数乘除法标准扩展V2.0（已批准）

本章介绍了标准的整数乘法和除法指令扩展，命名为“M”，其中包含将两个整数寄存器中保存的值相乘或相除的指令。我们将整数乘法和除法从基本指令集中分离出来，以简化低端实现，或者针对不经常使用整数乘法和除法或者在附加加速器中处理得更好的应用。9.1乘法运算MUL实现rs1与rs2之间的XLEN位与XLEN位乘法，并将结果的低XLEN位放在目标寄存器中。MULH、MULHU和MULHSU执行相同的乘法，但返

masterleego·2023-09-09 07:16

RISC-V指令集手册第二章-RV32I

2.2基本指令格式在基本ISA中，有四种核心指令格式（R/I/S/U），如下图：在所有格式中，RISC-VISA将源寄存器（rs1和rs2）和目标寄存器（rd）固定在同样的位置，以简化指令译码。在指令中，立即数被打包，朝着最左边可用位的方向，并且是分配好的，以减少硬件复杂度。特别地，所有立即数的符号位总是在指令的第31位，以加速符号扩展电路。事实上，绝大多数立即数要么很小，要么需要所有的XLEN位

姜维via·2023-09-09 07:46

risc-v指令集手册（非特权架构）- RV32I基本整数指令集V2.1（已批准）

本章介绍RV32I基本整数指令集。RV32I旨在构成一个编译器目标并支持现代操作系统环境。ISA还旨在减少在最小实现中所需的硬件。RV32I包含40条独特的指令，然而一个简单的实现可能会使用一条总是产生陷阱的单个SYSTEM硬件指令来涵盖ECALL/EBREAK指令，同时也可能将FENCE指令实现为NOP，从而将基本指令数减少到38条。RV32I几乎可以模拟任何其他ISA扩展（A扩展除外，A扩展需

masterleego·2023-09-09 07:14

嵌入式大赛初探之-（1）CH32V307介绍

作为记录贴，记录下本次参加嵌入式大赛的经过，关于RISC-V架构与沁恒系列芯片，新的知识，从最基础学起。

棉花糖永远滴神·2023-09-08 21:53

第二届硬件敏捷开发与方法学研讨会 l 2023 RISC-V中国峰会同期活动顺利举办

Part.1《RISC-V敏捷硬件开发-软件定义芯片》兆松科技的联合创始人兼CTO伍华林做了《RISC-V敏捷硬件开发-软件定义芯片》的开场演

·2023-09-08 00:42

龙蜥携手平头哥完成算能 SG2042 平台支持，推动 RISC-V 持续向高性能应用演进

平头哥凭借玄铁RISC-V高性能全栈技术，在安卓商业化应用、视频视觉、数据中心、大屏交互等场景率先广泛落地。

·2023-09-07 15:14

MIT体系结构课程Q&A及小贴士

6.175和6.375的课程和Lab学习都有一定的难度，要求采用Bluespec语言实现RISC-V处理器，并支持多级流水、分支预测、缓存、异常处理、缓存一致性等功能。

·2023-09-07 14:30

国产芯片架构即将赶上ARM，ARM的市场即将崩塌，外媒：自作自受

国产芯片企业赛昉科技发布了两款RISC-V芯片架构，将性能进一步提升至接近ARM的A76核心，创下了RISC-V架构的性能新高纪录，显示出国产芯片在开放的RISC-V架构上取得了新的进展，这将进一步侵蚀

柏颖漫谈·2023-09-07 13:53

Codasip发布全新RISC-V嵌入式内核支持AI/ML边缘定制

德国慕尼黑市，2022年2月24日-处理器设计自动化领域的领导者Codasip于今日发布了其L31和L11两款新产品，它们是相关产品系列中专为定制处理器而优化的最新低功耗嵌入式RISC-V处理器内核。

电子科技圈·2023-09-07 09:45

Codasip携手西门子共同为定制处理器提供追踪解决方案

该解决方案即使在最复杂的异构和定制化设计中也能显著提高生产效率德国慕尼黑，2023年9月5日——RISC-V定制计算领域的领导者Codasip®宣布：公司现在可为其定制RISC-V处理器内核提供Tessent

电子科技圈·2023-09-07 09:42

龙蜥携手平头哥完成算能 SG2042 平台支持，推动 RISC-V 持续向高性能应用演进

平头哥凭借玄铁RISC-V高性能全栈技术，在安卓商业化应用、视频视觉、数据中心、大屏交互等场景率先广泛落地。

OpenAnolis小助手·2023-09-07 04:00

龙蜥携手平头哥完成算能 SG2042 平台支持，推动 RISC-V 持续向高性能应用演进

平头哥凭借玄铁RISC-V高性能全栈技术，在安卓商业化应用、视频视觉、数据中心、大屏交互等场景率先广泛落地。

·2023-09-05 17:08

亚马逊云科技通过生成式AI，帮助清华RIOS加速计算和分析的处理效率

来自清华大学的RISC-V国际开源实验室（RIOSLab）团队基于亚马逊云科技云上科研计算平台的支持，凭借参赛项目“CyberRio”的基于RISC-V的CPU设计荣获亚军，在全球范围内首先实现了由生成式

趣说科技·2023-09-05 07:25

市场上的risc-v芯片

IP处理器IP平头哥玄铁906玄铁910芯来科技N100系列N203---600系列N600NX600900系列N900NX900开源蜂鸟E203芯片AP芯片siFive(赛昉科技)惊鸿VIC7100SiFiveFreedomU540SiFiveFreedomU740嘉楠科技勘智K210全志D1玄铁c906阿里rv640c玄铁910MCU芯片兆易创新GD32VF103沁恒微电子CH32V103乐鑫

__pop_·2023-09-04 15:41

数字IC面试题笔记

04.11没时间更换图片源，先看文字吧ASIC设计流程1.芯片架构：考虑芯片的定义、架构、封装(X86、ARM、RISC-V、MISP)2.RTL：用Verilog、systemVerilog、VHDL

TaylorS_SF·2023-09-04 03:52

【PWN · ret2text | RISC-V异构】[2023 羊城杯]login

但是是因为工具没有QAQ目录前言一、食用工具Ghidra安装使用二、解题思路三、exp总结前言我们context.arch经常是'i386'和'amd64'，突然遇到RISC-V架构的题目，一是本地运行不了

Mr_Fmnwon·2023-09-03 16:17

计组大作业|硬件小学期的思路

亦梦亦醒乐逍遥·2023-09-03 10:18

RISC-V(2)——特权级及特权指令集

目录1.特权级2.控制和状态寄存器（CSR）2.1分类2.2分析1.特权级一个RISC-V硬件线程（hart）是运行在某个特权级上的，这个特权级被编码到一个或者多个CSR（controlandstatusregister

口袋里のInit·2023-09-02 20:07

博流RISC-V芯片JTAG debug配置与运行

文章目录1、Windows下安装与配置2、Linux下安装与配置3、芯片默认JTAGPIN列表4、命令行运行JTAG5、Eclipse下使用JTAG1、Windows下安装与配置CKLink驱动安装Windows版驱动下载地址：https://occ-oss-prod.oss-cn-hangzhou.aliyuncs.com/resource//1666331581133/T-Head-Debug

杭州_燕十三·2023-09-02 20:14

【计算机组成课程笔记】2.2 几种芯片架构：X86、ARM、RISC-V和MIPS

首先，是cpu的两大架构：ARM和X86。这部分之前写过一篇博客，感兴趣的可以移步CPU两大架构：X86和ARM_arm架构_Elaine_Bao的博客-CSDN博客第一个区别就是所谓的“复杂指令集”与“精简指令集”系统，也就是经常看到的“CISC”与“RISC”。Intel和ARM处理器，前者使用复杂指令集（CISC)，而后者使用精简指令集（RISC）。属于这两种类中的各种架构之间最大的区别，在

Elaine_Bao·2023-09-02 17:17

【计算机组成原理】流水线式指令执行

这一版的《计算机组成与设计》是基于目前最火的开源指令集RISC-V编写的，也是与时俱进了。本文的内容是该书第4章

辣椒油li·2023-09-02 11:20

物奇5007crash问题dump、栈回溯的四种定位方法

概述物奇属于RISC-V架构(chapter1_riscv.md·华中科技大学操作系统团队/pke-doc-Gitee.com)，在遇到crash问题时，系统内部会对内存进行相关的保护和检测，当发现异常时会主动调用

被追杀的晨曦·2023-09-02 10:18

基于硬件隔离增强risc-v调试安全2_安全提议

安全之安全(security²)博客目录导读2023RISC-V中国峰会安全相关议题汇总说明：本文参考RISC-V2023中国峰会如下议题，版权归原作者所有。

安全二次方security²·2023-09-02 09:54

openEuler 主线集成 LuaJIT RISC-V JIT 技术

本次发版将提供带有完整LuaJIT支持的RISC-V环境并带有相关软件如openResty等软件的支持。

openEuler社区·2023-09-01 11:25

RISCV-OpenSBI 主流程分析与总结

RISC-V指令集的SBI标准规定了类Unix平台下，操作系统运行环境的规范。这个规范拥有多种实现，OpenSBI是它的一种实现.RISC-V架构中，存在着定义于操作系统之下的运行环境。

papaofdoudou·2023-09-01 04:35

活动预告l 第二届硬件敏捷开发与验证方法学研讨会

本届峰会采用“主会议+主题活动+展览展示+同期活动”的会议组织方式，将邀请RISC-V国际基金会、业界专家、企业代表及社区伙伴等共同探讨RISC-V发展趋势与机遇。

·2023-09-01 00:26

【RISC-V】RISC-V寄存器简介

一、通用寄存器32位RISC-V体系结构提供32个32位的整型通用寄存器寄存器别名全称说明X0zero零寄存器可做源寄存器(rs)或目标寄存器(rd)X1ra链接寄存器保存函数返回地址X2sp栈指针寄存器指向栈的地址

一苇以航fp·2023-08-31 20:06

推荐频道

RISC-V

RISC-V内核BLE无线MCU CH573

CH573-09-BLE蓝牙安卓应用二次开发——RISC-V内核BLE MCU快速开发教程

RISC-V架构学习——C语言内嵌汇编总结

从零学习开发一个RISC-V操作系统（一）丨计算机组成原理相关知识与RISC-V指令集简介

risc-v dv源代码分析

RISC-V Reader 笔记（六）RV32V

ARMv7-A 那些事 - 2.通用寄存器与流水线

【【萌新的RISC-V学习之再看计算机组成与设计大收获总六】】

【【萌新编写risc-v之软件的学习使用】】

神目推出3D结构光人脸识别模组

在 RISC-V 架构中， Keystone Enclave在程序中设置安全参数，执行加密和解密操作，示例代码说明...

在 RISC-V 架构中， Keystone Enclave的管理员如何实现创建加密密钥，代码说明。Keystone Enclave的流程是怎样的，运行过程是怎样的，列出函数调用关系栈...

源码编译risc-v虚拟机和编译器 riscv-gnu-toolchain 和 riscv-tools 在ubuntu 22.04

RISV-V架构的寄存器介绍

链接器松弛优化原理介绍

RISC-V MCU开发之外设介绍 - 高速USB（内置PHY）

麻省理工用碳纳米管做出CPU，成功执行“Hello World”经典程序

mycpu和myproc

Si3262 一款低功耗刷卡+触摸+mcu 三合一SOC芯片

【RISC-V 常用汇编指令集】

RV32I：RISC-V 基础整数指令集

risc-v指令集手册（非特权架构）- ‘Zicsr’控制和状态寄存器（CSR）指令V2.0（已批准）

risc-v指令集手册（非特权架构）- RV32/64G指令集列表

risc-v指令集手册（非特权架构）- ‘M’整数乘除法标准扩展V2.0（已批准）

RISC-V指令集手册第二章-RV32I

risc-v指令集手册（非特权架构）- RV32I基本整数指令集V2.1（已批准）

嵌入式大赛初探之-（1）CH32V307介绍

第二届硬件敏捷开发与方法学研讨会 l 2023 RISC-V中国峰会同期活动顺利举办

龙蜥携手平头哥完成算能 SG2042 平台支持，推动 RISC-V 持续向高性能应用演进

MIT体系结构课程Q&A及小贴士

国产芯片架构即将赶上ARM，ARM的市场即将崩塌，外媒：自作自受

Codasip发布全新RISC-V嵌入式内核支持AI/ML边缘定制

Codasip携手西门子共同为定制处理器提供追踪解决方案

龙蜥携手平头哥完成算能 SG2042 平台支持，推动 RISC-V 持续向高性能应用演进

龙蜥携手平头哥完成算能 SG2042 平台支持，推动 RISC-V 持续向高性能应用演进

亚马逊云科技通过生成式AI，帮助清华RIOS加速计算和分析的处理效率

市场上的risc-v芯片

数字IC面试题笔记

【PWN · ret2text | RISC-V异构】[2023 羊城杯]login

计组大作业|硬件小学期的思路

RISC-V(2)——特权级及特权指令集

博流RISC-V芯片JTAG debug配置与运行

【计算机组成 课程笔记】2.2 几种芯片架构：X86、ARM、RISC-V和MIPS

【计算机组成原理】流水线式指令执行

物奇5007crash问题dump、栈回溯的四种定位方法

基于硬件隔离增强risc-v调试安全2_安全提议

openEuler 主线集成 LuaJIT RISC-V JIT 技术

RISCV-OpenSBI 主流程分析与总结

活动预告l 第二届硬件敏捷开发与验证方法学研讨会

【RISC-V】RISC-V寄存器简介

【计算机组成课程笔记】2.2 几种芯片架构：X86、ARM、RISC-V和MIPS