Risc-V 第2页

RISC-V指令集之RV32I

RISC-V指令集之RV32I1RV32I的寄存器2RV32I的指令2.1算术运算指令2.2逻辑运算指令2.3移位运算指令2.4内存读写指令2.5分支与跳转指令本文属于《RISC-V指令集基础系列教程》

百里杨·2024-02-11 07:49

RISC-V指令集简介

RISC-V指令集简介1RISC-V介绍2模块化ISA和增量型ISA2.1增量型ISA2.2模块化ISA3RISC-V定位4RISC-V优点5RISC-V缺点本文属于《RISC-V指令集基础系列教程》之一

百里杨·2024-02-11 07:18

RISC-V指令集基础系列教程

RISC-V（发音为“risk-five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。

百里杨·2024-02-11 07:48

沁恒 CH32V103 MCU介绍及呼吸灯演示

沁恒微电子于2020年2月24日发布了首款基于RISC-V架构，自主设计的RISC-V3A处理器内核及其硬件产品——CH32V103系列MCU。

不划水的小王·2024-02-06 11:56

RISC-V MCU应用教程之ADC

简介CH32V103系列是以青稞V3A处理器为核心的32位通用RISC-VMCU，该处理器是基于RISC-V开源指令集设计。片上集成了时钟安全机制、多级电源管理、通用DMA控制器。

借过风景·2024-02-06 11:54

RISC-V MCU 应用教程之ADC(一)

1.ADC简介ADC，Analog-to-DigitalConverter的缩写。指模/数转换器或者模拟/数字转换器。是指将连续变量的模拟信号转换为离散的数字信号的器件。ADC是MCU的重要外设，主要用于传感器的数据采集，常见的ADC类型一般为逐次逼近型。以沁恒RISC-VMCUCH32V307VCT6为例，内嵌2个12位的ADC模块，共有多达16和外部通道和2个内部通道。2.ADC引脚CH32V

借过风景·2024-02-06 11:24

xv6（RISC-V）操作系统源码分析第六节——锁

一、程序并发执行带来的问题及解决方案（一）并发执行带来的问题程序的并发执行提高了程序执行的效率，这是大多数内核所追求的，xv6也是这样。xv6采用两种方式实现程序的并发执行：采用多处理器架构在一个CPU上实现多线程机制xv6采用多处理器架构（硬件系统具有多个CPU独立执行）来实现程序的并发执行。这些CPU共享同一个DRAM，这种共享就带了问题：一个CPU在读取一个数据的同时，另一个CPU正在更新它

MCQSLW·2024-02-06 08:05

xv6（RISC-V）操作系统源码分析第一节——操作系统接口

一、内核与进程xv6使用传统形式内核（一个向其他运行中的程序提供服务的特殊程序）。每一个正在运行的程序称为进程，进程拥有自己的指令、数据与栈的内存空间。它们的功能如下：指令：实现程序的运算数据：用于运算过程的变量栈：管理程序的过程调用一个计算机通常有许多进程，但只有一个内核。二、进程调用内核服务的方式——系统调用进程通过调用系统调用来调用内核的服务。系统调用是操作系统接口中的一个调用。系统调用会进

MCQSLW·2024-02-06 08:34

xv6（RISC-V）操作系统源码分析第二节——操作系统组织

一、一个操作系统的基本要求一个操作系统至少需要满足以下三个要求：多路复用进程隔离进程通信（一）多路复用硬件CPU的数量有限，且往往少于同时存在的进程数量。而操作系统需要支持进程的并发执行，所以操作系统应该能使多个进程分时共享计算机的资源。（二）进程隔离一个进程的运行，应当具有一定的独立性，这个独立性指该进程在一定程度上不受其他进程的影响。这可以保证出了bug的程序不会严重影响其他程序的正常运行。（

MCQSLW·2024-02-06 08:34

xv6（RISC-V）操作系统源码分析第三节——地址映射与内存分配

一、xv6页表的作用物理内存指DRAM中的存储单元。物理存储器的一个字节有一个地址，称为物理地址。当指令操作虚拟地址时，分页硬件会将其翻译成物理地址，然后发送给DRAM硬件以读写。而分页硬件操作的核心数据结构就是页表。页表在物理内存中。通过页表机制，xv6为每个进程提供各自私有的地址空间和内存。页表决定了内存地址的含义与物理内存的哪些部分可以被访问。页表提供了一个间接层次，允许xv6实现如下技巧：

MCQSLW·2024-02-06 08:34

xv6（RISC-V）操作系统源码分析第五节——中断与设备驱动

一、驱动程序驱动程序是操作系统中管理特定设备的代码，它的功能包括：配置设备相关的硬件控制设备的执行处理设备产生的中断与等待设备I/O的进程进行交互驱动程序会与它所管理的设备并发执行。驱动程序必须了解设备的硬件接口。设备可以产生设备中断，在xv6中，内核中的devintr程序会处理这个中断。许多设备驱动程序会在两个上下文（context）中执行代码。这两个上下文分别是：上半部分（tophalf）：在

MCQSLW·2024-02-06 08:34

tinyriscv verilator分支移植到正点原子达芬奇开发板

前言为了完成自己的毕设，得用OpenOCD作上位机，测试下RISC-V的单步调试以及GDB调试等操作，然后看了下tinyriscv-verilator的调试模块支持这些操作，所以来移植下该

雪天鱼·2024-02-05 23:23

基于RISC-V的GCC内联汇编

内联汇编优化我们为什么需要内联汇编？因为当我们观察编译器优化后的代码，发现仍然存在可以优化的点，就可以通过内联汇编来提高我们代码的性能。通常来说，这经常会运用在实时性较强的代码中，并且与编写纯汇编的.S文件相比，内联汇编更容易维护。1-0是gcc内联汇编的模板。编写内联汇编，需要在asm()内定义你所需要的汇编代码AssemblerTemplate，输入输出操作数(InputOperands,Ou

Jeff-L·2024-02-05 19:41

蜂鸟E203系列——RISC-V资料

（可以去某宝或某东去购买）除了开发RISC-V指令集，大佬们开发了用于RISC-V处理器设计的Chisel语言(ConstructingHar

瓜大三哥·2024-02-05 18:58

RISC-V MCU 赤菟V307使用蓝牙进行通信

芯片简介赤菟V307（CH32V307VCT6）采用沁恒自研RISC-V内核青稞V4F，最高主频144MHz，支持单精度浮点运算（FPU），提供高速USB（480Mbps）接口并内置PHY、千兆以太

快乐摸鱼酱·2024-02-03 19:11

【20210326期AI简报】用RISC-V微控制器开发难不难？行人搜索AI框架新突破~

导读：本期为AI简报20210326期，将为您带来9条相关新闻，明日朝花节，有时候要冲，有时候也要出去走走~本文一共字，通篇阅读结束需要7~11分钟1.首个无需锚框（Anchor-Free）的行人搜索框架|CVPR2021|CVer、demoimagePaper:https://arxiv.org/abs/2103.11617GIthub:https://github.com/daodaofr/A

RT-Thread物联网操作系统·2024-02-03 12:51

基于RISC-V的CPU支持汽车功能安全

日本知识产权(IP)供应商NSITEXE（电装公司的分拆公司）推出了一种新的基于RISC-V的32位通用CPU，该CPU支持汽车应用的ISO26262ASILD级功能安全。

上帝出来见牛魔王·2024-02-03 12:20

基于RISC-V架构D21x主控系列小屏解决方案

一、方案简述随着万物互联的智能时代来临，开放、简洁、模块化的RISC-V架构崛起，并从终端走向云端，极有希望发展成为第三大架构生态。

芯智雲城·2024-02-03 12:47

RISC-V工业级芯片公司匠芯创，宣布软件开发包SDK正式开源

近日，RISC-V芯片公司匠芯创宣布开源D21x系列工业级应用芯片软硬件开发包SDK。

芯智雲城·2024-02-03 12:15

【国产MCU】-认识CH32V307及开发环境搭建

认识CH32V307及开发环境搭建文章目录认识CH32V307及开发环境搭建1、CH32V307介绍2、开发环境搭建3、程序固件下载1、CH32V307介绍CH32V307是沁恒推出的一款基于32位RISC-V

视觉&物联智能·2024-02-02 21:01

CH32V003国产青稞32位RISC-V2A内核低成本MCU单片机

目录RISC架构优势CH32V003系列简介芯片特性CH32V003系列选型参考RISC架构优势RISC-V标准指令集开源，能够在此基础上进行设计研究。

dnsj5343·2024-02-01 08:14

RISC-V MCU+病房系统

RISC-VMCU+病房系统报告书团队名称：一模一样团队成员：李玉锋、李树燊、欧平源目录摘要一、设计概述1.1设计目的1.2应用领域1.3主要技术特点1.4主要创新点二、系统组成及设计方法2.1整体介绍2.2硬件及其各模块的介绍2.2.1CH32V307VCT6主控板2.2.2MAX30102心率传感器模块2.2.3LMT170体温传感器模块三、完成情况及实验结果四、总结五、参考文献六、附录6.1

LIyu110FENG·2024-02-01 08:35

RISC-V指令格式

RISC-V指令格式1RISC-V指令集命名规范2RISC-V指令集组成2.1基础整数指令集2.2扩展指令集3RISC-V指令格式3.1指令表述3.2指令格式本文属于《RISC-V指令集基础系列教程》之一

百里杨·2024-02-01 06:43

（以RISC-V架构分析）

前言要理解第一个任务是如何跑起来，必须先能理解下面的概念freeRTOS的任务创建、任务切换机制架构规定的函数调用规范了解基础的汇编指令可以参考的资料：《freertos任务切换的现场保存、恢复（任务栈空间）深度分析（以RISC-V

正在起飞的蜗牛·2024-01-31 21:09

RISC-V架构常见gcc编译选项（-march、-mabi=、-mcmodel、-mlittle-endian、-mbig-endian）

1、-march=RISCV_ARCH用于告诉编译器目标芯片的架构情况，生成对应的二进制代码比如：-march=rv32imrv32：告诉编译器生成的代码实在RISC-V架构的32位芯片上运行，就不会使用

正在起飞的蜗牛·2024-01-31 21:08

Ubuntu上 RISC-V64 Jemalloc 编译补丁（修复无法链接问题）

它的问题跟这个是相同的；RISC-V平台std::atomic＜T＞编译失败问题解决-CSDN博客区别是自己写的代码，能改掉，但是Jemalloc编译好的静态库。

liulilittle·2024-01-28 07:03

RISC-V平台 std::atomic＜T＞编译失败问题解决

在RISC-V指令集平台上面：原子变量：std::atomicT类型限制大小：不可以为：1字节，BYTE2字节，WORD即：bool、short、unsignedshort类型是不可以用的，否则会链接不上

liulilittle·2024-01-28 07:02

计算机组成与设计++硬件软件接口+risc-v 第二章计算机的语言

2.3计算机硬件的操作数存在上述情况的根本原因是，地址是+1，则存储空间+8个字节，双字需要64bits，因此需要地址是64/8=8，所以双字的地址自增数为82.8计算机硬件对过程的支持c代码对应的汇编代码jalr说明：

youzjuer·2024-01-27 13:21

QtRVSim（二）一个 RISC-V 程序的解码流程

继上一篇文章简单代码分析后，本文主要调研如何实现对指令的解析运行。调试配置使用gdb工具跟踪调试运行。c_cpp_properties.json项目配置：{"name":"QtRvSim","includePath":["${workspaceFolder}/**"],"defines":[],"compilerPath":"/usr/bin/clang","cStandard":"c11","c

灰海宽松·2024-01-27 13:42

【知识---常见的计算机架构有哪些】

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言x86架构：ARM架构：MIPS架构：Power架构：SPARC架构：RISC-V架构：Itanium架构（IA-64）：总结前言提示

fyc300·2024-01-27 10:21

MIT 6.S081---Lab: traps

汇编代码如下图所示（可参考RISC-V常用汇编指令）：可以从代码第45~47行代码可以看出，main函数调用

Marine Tears·2024-01-26 14:04

1.4 RISC-V内存

内存1.地址空间RISC-V线程可以单字节寻址2XLEN字节内存地址空间。类型字节数半字2字节字4字节双字8字节四字16字节内存地址空间是环形的，也就是地址2XLEN-1地址空间和0地址空间是相邻的。

TianXiaPy·2024-01-26 14:34

RISC-V 的MMU

以rv64为例riscv64的MMU为code增加了一个新概念:虚拟地址,在这个概念之上,加了很多限制目前好像是无法在物理地址上直接加限制的//MPU就是这样子的,但是颗粒度大相关的限制size:有效位数(可选择64/57/49/39)//根据satp.MODE选择,satp为标准寄存器颗粒度(总是4KB)//参考附录内存属性:共享缓冲缓存内存顺序模型（普通/设备）有扩展标准,Svpbmt对于设备

__pop_·2024-01-26 14:33

RISC-V汇编简介

RISC-V汇编简介汇编语言有3类指令组成：a.汇编指令：机器码的助记符，有对应的机器码，可以翻译成对应的二进制机器码。

risc_luck·2024-01-26 14:33

RISC-V 常用汇编指令

程序DNA·2024-01-26 14:33

一文学懂risc-v汇编操作

使用分支实现if语句汇编if的技巧使用分支实现循环语句汇编循环的技巧：跳转指令（核心：函数的调用）使用汇编写完整的程序伪指令数组栈指针保存寄存器与临时寄存器参数寄存器和返回值寄存器案例下一步：设计一个risc-v

维昵娟·2024-01-26 14:33

RISC-V 常用汇编指令集

RISC-V常用汇编指令集一、通用寄存器介绍寄存器ABI名用途Saverx0zero读取时总为0，写入时不起任何效果（只有读RO权限）-x1ra存放函数返回地址(returnaddress)Callerx2sp

mjLlm·2024-01-26 14:33

C语言编译成RISC-V汇编代码后的执行步骤

RISC-V汇编代码学习引言1.寄存器布局2.指令特点3.常用指令3.1存取指令3.2运算指令3.3堆栈指令3.4跳转指令3.5C语言与对应的RISC-V汇编语言引言本文在学习了x86和ARM6两种指令集架构之后

小橘滴滴滴·2024-01-26 14:32

risc-v 文档翻译: RVWMO Memory ConsistencyModel

总览本章定义了RISC-V内存一致性模型。内存一致性模型是一组规则，指定load内存返回的值。RISC-V使用一种称为“RVWMO”(RISC-V弱内存序)的内存模型，该模

lu_xi_xi·2024-01-26 14:02

RISC-V BOOM核学习

来源：RISC-VBOOMdocumentationRISC-VBOOM核学习TheBerkeleyOut-of-OderMachineINTRODUCTIONRV64GCFig.1DetailedBOOMPipeline.’sdenotewherethecorecanbeconfigured.TheBOOMPiplineFig.2SimplifiedBOOMPipelinewithStagesB

diamond_biu·2024-01-26 14:01

RISC-V汇编语言（5）

汇编语言RISC-V汇编语言入门汇编语言概念简介汇编语言语法介绍RISC-V汇编指令总览RISC-V汇编指令操作对象RISC-V汇编指令编码格式指令格式（format）主机字节序(HBO-HostByteOrder

并行不是并发·2024-01-26 14:59

RISC-V常用汇编指令

RISC-V寄存器表：RISC-V和常用的x86汇编语言存在许多的不同之处，下面将列出其中部分指令作用：指令语法描述addiaddird,rs1,imm将寄存器rs1的值与立即数imm相加并存入寄存器rdldldt0,0

Marine Tears·2024-01-26 14:28

RISC-V RVWMO 内存模型解释

RISC-VRVWMO内存模型解释引言本文介绍RISC-VRVWMO内存模型。RVWMO内存模型定义了什么样的全局内存顺序才是合法的。本引言部分将解释为什么会出现不合法的全局内存顺序，以及为什么需要内存模型。首先引起乱序的全局内存顺序（指令重排序）有两种原因，一种是软件编译器带来的，另外一种是硬件执行上带来的。软件带来指令重排序很好理解，如下面的例子：x=1;while(x)x=memory[0]

爱寂寞的时光·2024-01-26 14:27

11 Ubuntu | 省时省事| riscv-gnu-toolchain工具链安装|无需编译

文章目录序言下载预编译包解压缩，观察该包添加环境变量验证安装成功序言大家好我是CSDN不知名放弃领域创作者早上真好，最近想放弃学习RISC-V了，所以首先得入门。

早上真好·2024-01-26 07:14

RISC-V汇编程序设计-计组

汇编程序一、赋值语句（一）寄存器操作数赋值RISC-V寄存器功能表（简化版）寄存器编号用途x0硬连接为0，表示常数0x1经常称作ra，存储返回地址x2经常称作sp，称作栈指针，存储栈顶位置x5~x7存储临时变量

wyf-student·2024-01-24 00:30

RISC-V指令详解-计组

常见指令类型R型指令一、指令格式funct7(7bit)rs2(5bit)rs1(5bit)funct3(3bit)rd(5bit)opcode(7bit)其中：rs1(5bit):存储第一个操作数所在的寄存器号rs2(5bit):存储第二个操作数所在的寄存器号rd(5bit):存储结果数所在的寄存器号二、示例ExampleOne:addx7,x8,x9funct7(7bit)rs2(5bit)r

wyf-student·2024-01-24 00:29

国产操作系统：VirtualBox安装openKylin-1.0.1虚拟机并配置网络

国产操作系统：VirtualBox安装openKylin-1.0.1虚拟机并配置网络openKylin操作系统目前适配支持X86、ARM、RISC-V三个架构的个人电脑、平板电脑及教育开发板，可以满足绝大多数个人用户及开发者的使用需求

番茄打电脑·2024-01-23 21:55

从零学习开发一个RISC-V操作系统（四）丨RISC-V汇编语言编程

本篇文章的内容一、RISC-V汇编语言简介1.1RISC-V汇编语言的基本格式1.2RISC-V汇编指令操作对象1.3RISC-V汇编指令编码格式1.4RISC-V汇编指令分类本系列是博主参考B站课程学习开发一个

Include everything·2024-01-22 18:51

汇编语言学习1

CompilerExplorer(godbolt.org)这个网站可以把我们写的C语言等实时翻译为汇编等语言，便于参考一个不错的视频讲解riscv(RISC-V)指令集(MIT)A01Introduction

aaajj·2024-01-22 12:26

体验开源香山高性能开源 RISC-V 处理器

整体架构设计香山处理器是乱序六发射结构设计，目前支持RV64GCBK扩展。香山处理器前端流水线包括分支预测单元、取指单元、指令缓冲等单元，顺序取指。后端包括译码、重命名、重定序缓冲、保留站、整型/浮点寄存器堆、整型/浮点运算单元。dochttps://xiangshan-doc.readthedocs.io/zh-cn/latest/香山的官方文档仓库，包括香山项目的整体介绍、代码仓库概览、集成指

阳光8088·2024-01-22 10:59

推荐频道

Risc-V

RISC-V指令集之RV32I

RISC-V指令集简介

RISC-V指令集基础系列教程

沁恒 CH32V103 MCU介绍及呼吸灯演示

RISC-V MCU应用教程之ADC

RISC-V MCU 应用教程之ADC(一)

xv6（RISC-V）操作系统源码分析第六节——锁

xv6（RISC-V）操作系统源码分析第一节——操作系统接口

xv6（RISC-V）操作系统源码分析第二节——操作系统组织

xv6（RISC-V）操作系统源码分析第三节——地址映射与内存分配

xv6（RISC-V）操作系统源码分析第五节——中断与设备驱动

tinyriscv verilator分支移植到正点原子达芬奇开发板

基于RISC-V的GCC内联汇编

蜂鸟E203系列——RISC-V资料

RISC-V MCU 赤菟V307使用蓝牙进行通信

【20210326期AI简报】用RISC-V微控制器开发难不难？行人搜索AI框架新突破~

基于RISC-V的CPU支持汽车功能安全

基于RISC-V架构D21x主控系列小屏解决方案

RISC-V工业级芯片公司匠芯创，宣布软件开发包SDK正式开源

【国产MCU】-认识CH32V307及开发环境搭建

CH32V003国产青稞32位RISC-V2A内核低成本MCU单片机

RISC-V MCU+病房系统

RISC-V指令格式

（以RISC-V架构分析）

RISC-V架构常见gcc编译选项（-march、-mabi=、-mcmodel、-mlittle-endian、-mbig-endian）

Ubuntu上 RISC-V64 Jemalloc 编译补丁（修复无法链接问题）

RISC-V平台 std::atomic＜T＞ 编译失败问题解决

计算机组成与设计++硬件软件接口+risc-v 第二章 计算机的语言

QtRVSim（二）一个 RISC-V 程序的解码流程

【知识---常见的计算机架构有哪些】

MIT 6.S081---Lab: traps

1.4 RISC-V内存

RISC-V 的MMU

RISC-V汇编简介

RISC-V 常用汇编指令

一文学懂risc-v汇编操作

RISC-V 常用汇编指令集

C语言编译成RISC-V汇编代码后的执行步骤

risc-v 文档翻译: RVWMO Memory ConsistencyModel

RISC-V BOOM核学习

RISC-V汇编语言（5）

RISC-V常用汇编指令

RISC-V RVWMO 内存模型解释

11 Ubuntu | 省时省事| riscv-gnu-toolchain工具链安装|无需编译

RISC-V汇编程序设计-计组

RISC-V指令详解-计组

国产操作系统：VirtualBox安装openKylin-1.0.1虚拟机并配置网络

从零学习开发一个RISC-V操作系统（四）丨RISC-V汇编语言编程

汇编语言学习1

体验开源香山高性能开源 RISC-V 处理器

RISC-V平台 std::atomic＜T＞编译失败问题解决

计算机组成与设计++硬件软件接口+risc-v 第二章计算机的语言