TestBench

vim插件：vhdl插件

我觉得做一个vhdl的插件还是有必要的，平时需要进行的机械的操作还是很多，最常见的是component或者生成一个testbench文件。要是每次一点点输入，那是非常麻烦的。我找很多verilog的
Augusdi·2014-10-10 22:53

vim插件：vhdl插件

我觉得做一个vhdl的插件还是有必要的，平时需要进行的机械的操作还是很多，最常见的是component或者生成一个testbench文件。要是每次一点点输入，那是非常麻烦的。我找很多verilog的
Augusdi·2014-10-10 22:00

数字集成电路设计-14-DPI

引言在进行IC验证时，尤其是规模较大的时候，单纯用Verilog和SV来构建testbench，可能会稍显吃力。在这种情况下，使用C或者C++等软件语言往往会大大加快验证速度，提高验证效率。
rill_zhen·2014-09-29 21:00

Verilog HDL中task与function的区别

任务、函数的定义和调用都包括在一个module的内部，他们一般用于行为级建模，在编写Testbench时用的较多，而在写可综合的代码时要少用。
kobesdu·2014-09-05 14:00

Quartus II调用modelsim无缝仿真

2.自动产生测试激励文件模板：processingèstartèStarttestbenchtemplatew
xrj3000·2014-08-18 21:35

Quartus II调用modelsim无缝仿真

2.自动产生测试激励文件模板： processingèstartèStarttestbenchtemp
xrj3000·2014-08-18 21:35

啥是testbench

你买了个黑古隆冬的东西,有几个引脚.人家说那叫芯片,是USB转UART芯片.你可以往FPGA/CPLD里写程序,让他跟那个转换芯片一样的逻辑去工作,这里的程序就是你所谓的VHDL程序.可写好了,谁知道是是正宗是水货还是山寨啊,总得测试鉴定一下吧.于是你又用C语言写了个上位机程序,往USB发,用UART收,调USB1.0/1.1/2.0,调UART速率2400/9600/115200,反正是双向通测
zhangliang011258·2014-06-07 15:00

VHDL TestBench 测试终止时自动结束仿真——assert方法

可在结束仿真位置添加如下代码：assertfalsereport"Simulationisfinished!"severityFailure;则在Modelsimrun-all下自动终止并打印"Simulationisfinished!"。
skyhiter·2014-05-02 22:00

VHDL与Verilog硬件描述语言TestBench的编写

在一些小的设计中，用TestBench来进行仿真是一个很不错的选择。
The Pisces·2014-04-30 22:00

Quartus 13.0和Modelsim SE 10.1a 联合仿真

Quartus13.0和ModelsimSE10.1a联合仿真1、首先在Quartus建立工程，编写HDL文件，进行编译；编译通过后编写testbench文件，再进行编译，直到通过没有错误。。。
蓝e·2014-02-28 16:14

Quartus ii中使用testbench文件

原工程文件名为ex，Quartus要求最顶层.v文件名要与工程名相同，因此顶层.v文件名为ex.v                   ====Step1 ====Processing->Start->StartTestbenchTemplateWriter
xiahouzuoxin·2014-02-18 14:00

Quartus II modelsim使用与testbench编写

源代码和后面要使用到的testbench在下面链接中。http://download.csdn.net/detail/wu20093346/6523223      //源代码资源led
wu20093346·2013-11-08 17:00

Quartus II调用modelsim无缝仿真

2.自动产生测试激励文件模板： processingèstartèStarttestbenchtemplatewriter 我们点击之后系统会自动在目录：当前文件夹è simulation è modelsim
zhoujiaxq·2013-11-06 22:00

十大基本功之testbench

1.激励的产生对于testbench而言，端口应当和被测试的module一一对应。
fred8596·2013-09-28 11:43

Verilog一个小程序：采用casez语句描述数据选择器

本程序包括功能模块和testbench。本程序的功能模块实现的是一个带优先级的数据选择器（低位优先级高）。本程序说明的问题：1、casez的敏感表达式的值中“？”
liuyihui89·2013-08-02 23:12

寄存器初始为1时注意的事情

rst_n)req_data<=1;elseif(data_valid==1）req_data<=0;elseif(data_done==1)req_data<=1;endtestbench中的相关代码如下
lihaichuan·2013-05-28 23:30

如何写VHDL的test bench文件

对ISE一窍不通啊，研究了一些testbench文件的编写，record一下。      
u010064842·2013-04-19 11:00

VHDL——如何写简单的testbench

弄了好长时间vhdl，一直对testbench很迷惑。前几天静下心来好好看了下资料，终于会写简单的testbench了。
doc_sgl·2013-03-15 15:25

VHDL——如何写简单的testbench

弄了好长时间vhdl，一直对testbench很迷惑。前几天静下心来好好看了下资料，终于会写简单的testbench了。 
doc_sgl·2013-03-15 15:00

变量用之前最好初始化

写了testbench验证模块的正确性，功能仿真正确，可是综合后的仿真就出错了。原因是输入变量start没有初始化为0，而是不定值x。
lihaichuan·2012-12-19 12:14

变量用之前最好初始化

写了testbench验证模块的正确性，功能仿真正确，可是综合后的仿真就出错了。原因是输入变量start没有初始化为0，而是不定值x。
lihaichuan·2012-12-19 12:14

FPGA学习手记（四）ModelSim入门及Testbench编写——合理利用仿真才是王道

现在就开始一步步入手ModelSim，并通过与Quartus无缝衔接实现仿真。本文使用了ModelSim10.0c+QuartusII10.0，其他版本基本雷同，请自行研究。看不清图的点开看大图！1.设置第三方EDA工具在Tools->Options中设置ModelSim的安装路径，注意要设置到win32文件夹（64位软件对应的就是win64）。建立一个工程（依然以加法器为例）。在Assignme
风行雪舞·2012-11-28 10:00

【学习笔记】【第五章】仿真验证与Testbench编写

一、VerilogHDL电路仿真和验证概述仿真，也叫模拟，是通过使用EDA仿真工具，通过输入测试信号，比对输出信号（波形、文本或者VCD文件）和期望值，来确认是否得到与期望所一致的正确的设计结果，验证设计的正确性。验证是一个证明设计思路如何实现，保证设计在功能上正确的一个过程。验证在VerilogHDL设计的整个流程中分为4个阶段：阶段1:功能验证——>阶段2:综合后验证——>阶段3:时序验证——
michael_2626·2012-09-26 21:18

Illegal output or inout port connection (port 'out').

一个4位计数器程序在ISE联合modelsim进行仿真，代码如下testbench的内容：modulecount4_tb;regclk,reset;wire[3:0]out;parameterDELY=
lihaichuan·2012-09-07 21:38

Illegal output or inout port connection (port 'out').

一个4位计数器程序在ISE联合modelsim进行仿真，代码如下testbench的内容：modulecount4_tb;  regclk,reset; wire[3:0]out; parameterDELY
lihaichuan·2012-09-07 21:38

I2C Verilog的实现（一）

TestBench程序`timescale1ns/1ps moduletest( sda ); regscl; inoutsda; regsda_out; wiresda_in; reg[7:0]data
phenixyf·2012-09-06 16:00

Testbench代码设计技巧

"Therearemanyways"tocodeatestcase,italldepensonthecreativityottheTestbenchdesigner.Testbench代码设计技巧11.
ywhfdl·2012-03-26 00:00

verilog_test

文章来源：http://wenku.baidu.com/view/c0e1470bbb68a98271fefa1a.htmlWritingEfficientTestbenches原文作者：MujtabaHamid
liulinghhh·2011-03-25 11:00

FPGA 学习笔记

一、TestBench学习：testbench用来测试和验证自己的模块功能是否正确，以前一直认为直接用FPGA开发软件产生一些激励即可仿真，但是实际上对于大型工程，这些就显得力不从心了！
xingyu19871124·2010-12-25 22:00

TestBench中的timescale 时间延迟与时间精度

在VerilogHDL 模型中，所有时延都用单位时间表述。使用`timescale编译器指令将时间单位与实际时间相关联。该指令用于定义时延的单位和时延精度。`timescale编译器指令格式为：` timescaletime_unit/time_precision。其中，time_unit 和time_precision 由值1、10、和100以及单位s、ms、us、ns、ps和fs组成。例1：`
yunhuang2010·2010-11-22 09:00

Verilog中for语句的使用，简单testbench的写法

1，for语句的使用 `timescale 1ns/1ns module add16(a,b,c0,sum,cout); input [15:0] a,b; input c0; output [15:0] sum; output cout; reg [15:0] p,g,sum; reg [16:0] CA; reg
xmind·2010-06-03 19:00

modelsim常用命令

用do文件进行仿真真得很方便，比写testbench方便多了，采用do文件没有那么多信号定义，管理也比较方便. 1.运行仿真，在主窗口输入命令：vsimwork.实体名2.为时钟信号添加驱动，输入命令：
qp314·2010-05-26 10:00

有关testbench编写

有关testbench编写有关利用VHDL写testbench详见《VHDL写TESTBENCH.pdf》一文。
xufuyuan·2010-04-30 11:00

（转）如何编写testbench的总结（非常实用的总结）

如何编写testbench的总结（非常实用的总结）  1．激励的设置相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。
politefish·2010-02-28 10:00

testbench

1.激励的产生对于testbench而言，端口应当和被测试的module一一对应。
qp314·2010-02-04 11:00

学好验证的基本功

1.1SV的eventschedule机制：dut/design在activearea执行，testbench/program在reactivearea执行。
politefish·2009-12-17 09:00

BFM:总线功能模型 zz

写BFM就类似于写testbench了。BFM里面有需要主动触发的动作，以及被动接受的动作。主动触发的动作，你写成task，这样方便在testcase中调用。被动触发的动作
politefish·2009-11-26 12:00

基于modelsim和quartus的FPGA设计流程

使用modelsim进行功能仿真导入源程序和testbench进行仿真，并保存波形文件（.wlf）==使用synplifypro对硬件描述语言编译并生成netlist==2，综合前要注意对器件的选择，方法是在
yuqix·2009-11-11 10:44

基于modelsim和quartus的FPGA设计流程

使用modelsim进行功能仿真导入源程序和testbench进行仿真，并保存波形文件（.wlf）==使用synplifypro对硬件描述语言编译并生成netlist==2，综合前要注意对器件的选择，方法是在
yuqix·2009-11-11 10:44

基于modelsim和quartus的FPGA设计流程

使用modelsim进行功能仿真导入源程序和testbench进行仿真，并保存波形文件（.wlf）==使用synplifypro对硬件描述语言编译并生成netlist==2，综合前要注意对器件的选择，方法是在
yuqix·2009-11-11 10:44

一个简单的2选1数据选择器的测试平台(Testbench)

`include"mux2.v"modulet;regain,bin,sel;regclk;wireoutw;initial//把寄存器变量初始化为确定值beginain=0;bin=0;sel=0;clk=0;endalways#50clk=~clk;//产生一个不断重复的周期为100个单位时间的时钟信号always@(posedgeclk)begin//{$random}为系统任务，会产生一个
formerman·2009-09-14 14:00

Verilog HDL仿真激励的产生

一、变量初始化变量初始化的基本原则为：可综合代码中完成内部变量的初始化，Testbench中完成可综合代码所需的各类接口信号的初始化。
formerman·2009-09-13 19:00

Verilog HDL的Testbench简介

Testbench模块没有输入输出，在Testbench模块内例化待测设计的顶层模块，并把测试行为的代码封装在内，直接对测试系统提供测试激励。
formerman·2009-09-13 09:00

NAND Flash Simulation Model设计总结

task的使用task便于封装一些通用的任务，这常常在Testbench中使用。例如：ta
sttypxx520·2008-06-14 10:00

Writing Efficient Testbenches

编写高效的测试设计（testbenches）原文作者：MujtabaHamid注：一个设计的测试验证是非常重要的。有效的测试可以助我们快速的完成或改善设计。
zhongrg·2007-10-14 16:00

Writing Efficient Testbenches

编写高效的测试设计（testbenches）原文作者：MujtabaHamid注：一个设计的测试验证是非常重要的。有效的测试可以助我们快速的完成或改善设计。
zhongrg·2007-10-14 16:00
上一页 7 8 9 10 11 12 13 14 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他