E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
TimeScale
定时/计数器的verilog代码
`
timescale
1ns/1ps////Company: //Engineer: /
trentTnT
·
2020-08-18 03:37
综合系统设计
计数器
定时器
verilog
计算机组成原理-实验七-取指令与指令译码实验
二、配置IP核：不多说，直接上图三、实验代码模块结构图取指令模块`
timescale
1ns/1ps//取指令模块moduleGet_Inst(clk,clr,In
咸鱼不会游泳
·
2020-08-18 01:26
计算机组成原理实验
ceshi 代码片解析错误
`
timescale
1ns/1ps////Company://Engineer:////CreateDate:2019/01/0411:16:29//DesignName://ModuleName:seq_det_moore
大盗零妖qaq
·
2020-08-17 21:05
Unity3D——游戏开始与暂停
暂停：Time.
timeScale
=0;开始：Time.
timeScale
=1;例如：usingUnityEngine;usingSystem.Collections;publicclassScript_Menu
chenluwolf
·
2020-08-17 21:28
unity
unity3d
pause
game
3d游戏开发
unity3d 关于游戏暂停
前提条件:在项目中用过Time.
timeScale
=0来实现游戏暂停问题:暂停游戏后，暂停界面的按钮可能需要播放一个idle时的动画，Time.
timeScale
=0会影响动画播放。
ccUnity
·
2020-08-17 01:14
unity
按ESC键暂停游戏 Time.
timeScale
= 0
//按ESC键暂停游戏if(Time.
timeScale
>0&&Input.GetKeyDown(KeyCode.Escape)){Time.
timeScale
=0;}voidOnGUI(){//游戏暂停
游一法师
·
2020-08-17 00:33
unity
游戏制作
Unity应用怎么暂停（Pause）
很多时候，应用程序或者是游戏需要用上暂停功能，unity提供了不少便捷的方式，列在下面：1、在editor中，按下pause按钮即可暂停2、如果在代码中控制，可以通过设置Time.
timeScale
=0
TinyHum
·
2020-08-16 23:59
Unity3D
Unity3D【GUI基础二】
Application.LoadLevel(Application.loadedLevelName);//跳转到本视图(游戏重新开始)3、Application.Quit();//退出游戏游戏暂停和开始1、游戏暂停：Time.
timeScale
Gao_Liu_Yun
·
2020-08-16 23:57
Unity3D
unity
unity3d
unity做单机游戏，暂停游戏，显示菜单
unity做单机游戏，暂停游戏，显示菜单（毕设过程中的一点小心得）Time.
timescale
=0;//暂停游戏Time.
timescale
=1//恢复在听的游戏游戏暂停的过程中仍然可以对UI进行操作，
qq_40948985
·
2020-08-16 23:59
unity做游戏中的一些心得
多周期cpu设计（verilog）
，5位的3选1选择器，32位的2选1选择器，对于pc＋4、j和jal指令跳转的pc值都单独变成一个模块上代码写controlunit时要根据不同的指令并且不同的状态发出不同的信号，其他信号为默认信号`
timescale
1ns
sysu_zjl
·
2020-08-16 22:20
计算机组成原理
串并转换verilog程序
verilog程序如下`
timescale
1ns/1nsmodulep2s(inputclk,inputrst_n,inputload,input[7:0]pdata,outputsclk,outputsdat
wzq00
·
2020-08-16 22:34
verilog
verilog编译指令
完整的标准编译器指令如下:*`define,`undef*`ifdef,`else,`endif*`default_nettype*`include*`resetall*`
timescale
*`unconnected_dri
长弓的坚持
·
2020-08-16 22:59
verilog 4位全加器的实现
inb,cin);input[3:0]ina,inb;inputcin;output[3:0]sum;outputcout;assign{cout,sum}=ina+inb+cin;endmodule`
timescale
1ns
贾多宝
·
2020-08-16 22:42
Verilog
项目练习
基于 MARCH C+ 算法的SRAM BIST
MEM_BIST.V//Author:jianqiao//RevisionHistory:2020-4-1//Revision:1.0//Eailbox:
[email protected]
//`
timescale
1ns
贾多宝
·
2020-08-16 22:42
Verilog
项目练习
I2C Verilog的实现（一）
`
timescale
1ns/1psmoduletest(sda);regscl;inoutsda;regsda_out;wiresda_in;reg[7:0]data;regstart_flag,stop_flag
weixin_30653097
·
2020-08-16 21:42
FPGA 二选一数据选择器
a:b;endmoduletestbench文件程序：`
timescale
1ns/1psmoduleselector_tb;regsignal_a;regsignal_b;regsignal_c;wiredout
小狗爱晴天
·
2020-08-16 21:22
FPGA
Verilog 并行数据流转换为一种特殊串行数据流模块的设计
模块M0`
timescale
1ns/100ps`defineclk_cyc50modulesigdata(rst,data,sclk,ack);inputack;outputrst;output[3:0
动次打次小飞龙
·
2020-08-16 20:49
IC
Verilog
i2c
数字IC笔试题|verilog实现CRC-8的串行计算
题目如下：verilog实现：`
timescale
1ns/1ps//modulecrc(clk,rst_n,data,data_valid,crc_start,crc_out,crc_valid,crc_out_parallel
FPGA入门到头秃
·
2020-08-16 20:32
学习记录
verilog实现简单的除法运算
8bit/8bit的除法实现附录：`
timescale
1ns/1ps////Company://Engineer:////CreateDate:2019/07/2916:11:22//DesignName
one_u_h
·
2020-08-16 20:34
FPGA基础
第一章:1.3.2.3 APB总线接口
APB总线示例如下：`
timescale
1ns/1ps////Company://Engineer:////CreateDate:2020/03/2910:57:19//DesignName://ModuleName
长苏
·
2020-08-16 19:55
《通信IC设计》学习之路
用FPGA实现8'bitSRAM读写控制的Verilog代码
`defineSRAM_SIZE8`
timescale
1ns/1ns//FORSRAMINTERFACECONTROLmoduleSRAM_INTERFACE(in_data,//INPUTDATAout_data
huangpeng198798
·
2020-08-16 19:01
【 FPGA 】抢占式优先级译码器电路
今天看用选择器实现总线设计的程序中（【FPGA】总线实现形式之选择器），选择器控制信号部分用到了抢占式优先级译码器，这里单独把这个抢先式优先级译码器抽出来讲讲看：高位优先，下面是VerilogHDL代码：`
timescale
1ns
李锐博恩
·
2020-08-16 18:33
Verilog/FPGA
实用总结区
I2C Slave Mode
自己写的，stop侦测还有问题待更新`
timescale
1ns/1ps////Company://Engineer:////CreateDate:09:42:1209/06/2012//DesignName
Phenixyf
·
2020-08-16 17:38
FPGA
I2C Verilog的实现（一）
TestBench程序`
timescale
1ns/1psmoduletest(sda);regscl;inoutsda;regsda_out;wiresda_in;reg[7:0]data;regstart_flag
Phenixyf
·
2020-08-16 17:38
FPGA
FPGA测试文件testbench模块
一、测试文件的书写流程：定义时间标尺——定义信号类型——例化.v文件——编写输入驱动二、固定写法：1、时间标尺的格式：`
timescale
仿真时间单位/时间精度，时间单位>=时间精度`
timescale
1ns
Eagle_gqs
·
2020-08-16 03:59
FPGA
笔记
Verilog
SDRAM控制器仿真
项目名称SDRAM控制器仿真项目说明仿真代码，进行例化，sdram_clk=~clk主要是要在sdram时钟的上升沿进行采样数据，数据中心在时钟上升沿`
timescale
1ns/1ns`defineclk_period10modulesdram_ctrl_tb
xxgyh
·
2020-08-16 03:06
项目进阶
FPGA-片内ROM FIFO RAM连用
我做了个利用rom进行同步fifo的读写并把读出的数据输出到ram里并读出数据检验数据的正确性直接贴代码吧，没什么难度：都是IP核的应用熟悉下流程`
timescale
1ns/1psmodulerom_fifo_controller
Vuko-wxh
·
2020-08-16 03:31
FPGA专栏
验证DDS输出
设置为stream默认2、添加仿真tb`
timescale
1ns/100psmoduleAA_tb();regclk;regrst_n;initialbegin#0clk=1'b0;#2rst_n=1'
LYC_0504
·
2020-08-16 03:05
FPGA
Verilog实现VGA显示控制器
Verilog代码收藏代码//设计文件：vga_controller.v`
timescale
1ns/1psmodulevga_controlle
#JerryLee#
·
2020-08-16 02:14
【Verilog】
SDRAM控制器设计（8）SDRAM控制器仿真验证
testbench如下`
timescale
1ns/1ns`defineCLK100_PERIOD10modulesdram_control_tb;`include"..
Coin_Anthony
·
2020-08-15 23:01
sdram
fpga
sdram
`
timescale
的理解
I.在顶层文件里instantiateseachmodule，本身不写`
timescale
命令，但据说对modelsim的默认情况是`
timescale
1ps/1ps，现看看波形图和各模块程序：待测信号
ikerol
·
2020-08-15 23:40
FPGA
FPGA22 双时钟FIFO
2创建一个FIFO3testbench`
timescale
1ns/1ns`definewrclk_period20`definerdclk_peri
Windoo_
·
2020-08-15 23:32
FPGA从硬件描述到删核跑路
FPGA学习笔记1-LED流水灯
19meisq1.0Original//*******************************************************************************/`
timescale
1ns
[email protected]
·
2020-08-15 22:46
FPGA
FPGA
神经网络的FPGA实现：基础卷积操作(一)
卷积核kernel_size=3*3输入特征图fmap[width,high]=[9,9]VerilogHDLXilinxVIVADO源文件`
timescale
1ns/1psmoduleconv_pe(
Pros humanity
·
2020-08-15 11:53
通信与FPGA
ffmpeg转码和转文件总结（MP3-->aac）
time_base.num=1;video_st->time_base.den=25;如果还不管用：AVDictionary*opt=NULL;av_dict_set(&opt,"video_track_
timescale
xiaojun11-
·
2020-08-14 14:25
音视频综合
FFmpeg/FFplay
TimescaleDB 与PostgreSQL 数据库的比较（未完待续······）
文档：https://docs.
timescale
.com/v0.9/introduction/timescaledb-vs-postgres为什么在关系数据库上使用TimescaleDB?
殇莫忆
·
2020-08-14 10:11
数据库
PostgreSQL
SQL
TimescaleDB
TimescaleDB
PostgreSQL
SQL
TimescaleDB
与PostgreSQL
数据库的比较
练习四 阻塞语句和非阻塞语句
blocking模块代码`
timescale
1ns/1ps////Company://Engineer:////CreateDate:15:28:2907/25/2019//DesignName://ModuleName
小小魔王可爱可爱
·
2020-08-14 04:42
Verilog
HDL之路
练习五 always块实现较复杂的组合逻辑电路
模块源代码`
timescale
1ns/1ps`defineplus3'd0`defineminus3'd1`defineband3'd2`definebor3'd3`defineunegate3'd4/
小小魔王可爱可爱
·
2020-08-14 04:42
Verilog
HDL之路
Timescale
'
timescale
是VerilogHDL中的一种时间尺度预编译指令，它用来定义模块仿真时的时间单位和时间精度。
yundanfengqing_nuc
·
2020-08-14 04:56
FPGA
TestBench中的
timescale
时间延迟与时间精度
使用`
timescale
编译器指令将时间单位与实际时间相关联。该指令用于定义时延的单位和时延精度。
yunhuang2010
·
2020-08-14 04:56
Hardware
TimescaleDB部署+PostgreSQL部署
官方文档https://docs.
timescale
.com/latest/api#hypertable-management1.1特点1.基于时序优化2.自动分片（按时间、空间自动分片(chunk)）
我有只猫叫蛋卷儿
·
2020-08-14 04:54
仿真时间`
timescale
1ns/1ps 的定义 延迟赋值与阻塞赋值非阻塞赋值的一个小问题
部分抄自李锐博恩博客：https://blog.csdn.net/Reborn_Lee/article/details/1078887981.先再次说一下仿真时间`
timescale
1ns/1ps的定义
奔跑的技工z
·
2020-08-14 04:19
Verilog
`
Timescale
-
timescale
=Thisisanalysistimeoption.Ifpresentonthevlogancommandline,itisappliedtoallfileswhichhavenotimescaleoftheirown
漫漫学IC
·
2020-08-14 04:09
Verification
TimescaleDB部署
-10.2.tar.gzTimescale：timescaledb（只支持pgsql9.x和10.x）Timescalerelease_tag：1.0.0cmake：cmake-3.10.2.tar（
Timescale
溜肉段_
·
2020-08-14 03:38
数据库
（二）verilog uart tx 串口发送一个字节数据
`
timescale
1ns/1ps////////////////////////////////////////////////////////////////////////////////////
redsleep
·
2020-08-14 03:40
Xilinx
FPAG
进位链加法器
一、进位链加法器的原理二、进位链加法器的verilog源代码//modulename：carry_chain_adder//modulefunction:the8bitcarrychainadder`
timescale
1ns
Tristone1217
·
2020-08-14 03:46
FPGA
Verilog中的`
timescale
及它对仿真时间的影响
`
timescale
`
timescale
是Verilog中的预编译指令，指定位于它后边的module的时间单位和时间精度，直到遇到新的`
timescale
指令或者`resetall指令。
qq_16923717
·
2020-08-14 03:18
Verilog
FPGA
数字信号处理
【system verilog】继续探究IC前端仿真中的“时间”，
timescale
，timeunit/timeprecision设置
因此，继续探究仿真中的时间概念，
timescale
，timeunit/timeprecision等。timeunit/timeprecisiontimeunit/timeprecisi
moon9999
·
2020-08-14 03:31
SV
对`
timescale
的深入理解
I.在顶层文件里instantiateseachmodule，本身不写`
timescale
命令，但据说对modelsim的默认情况是`
timescale
1ps/1ps，现看看波形图和各模块程序：待测信号
jbb0523
·
2020-08-14 03:49
verilog相关
output
module
c
each
第一次用verilog调试串口（发送、接收）
1、首先是发送，程序如下`
timescale
1ns/1psmodulesend(in_data,out_data,en,clk);inputclk;input[7:0]in_data;inputen;outputregout_data
不得了哒
·
2020-08-14 03:11
FPGA
上一页
4
5
6
7
8
9
10
11
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他