E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
TimeScale
xilinx fpga 原语 OSERDESE2 使用 方法
rst_n,即可以正常输出;尝试修改为1’b0,输出异常,因为该port默认为高复位;初次使用时,容易在这个地方卡壳;下边是仿真ok的代码`
timescale
1ns/1psmodulegenerate_for
zyf0806
·
2020-09-17 04:58
fpga
FPGA开平方的实现
3种方法:1.JPL近似的实现方法`
timescale
1ns/1psmodulecomplex_abs#(parameterN=32)(clk,syn_rst,dataa,datab,ampout);inputclk
weixin_30888027
·
2020-09-15 05:43
Quartus ii 调用除法器IP核
以下是DIVIDE_LPM範例8BIT/8BIT結果//synopsystranslate_off`
timescale
1ps/1ps//synopsyst
大写的ZDQ
·
2020-09-15 05:23
verilog
基于FPGA的图像比例缩放
部分程序如下:`
timescale
1ns/1ps////Company://Engineer:////CreateD
橙色半瓶水
·
2020-09-15 05:23
FPGA
XILINX
信号延迟一个单位
`
timescale
1ns/1ps////Company://Engineer:////CreateDate:09:57:1607/19/2017//DesignName://ModuleName:histogram
橙色半瓶水
·
2020-09-15 04:16
FPGA
XILINX
MIPS(pipeline+harzard)
`
timescale
1ns/1ps////Company://Engineer:////CreateDate:2020/07/2315:31:35//DesignName://ModuleName:MIPS
qq_40268672
·
2020-09-15 03:11
FPGA
两路组相联cache
cache代码`
timescale
1ns/1ps//cache共32块,分为16组,每组2块,即两路组相联,1块=4字,1字=4字节//主存共1024块,4096个字//主存地址共12位,[1:0]为块内偏移
qq_40268672
·
2020-09-15 03:11
FPGA
MIPS Branch Target Buffer动态分支预测(BTB)
MIPS代码:`
timescale
1ns/1ps////Company://Engineer:////CreateDate:2020/07/2315:31:35//DesignName://ModuleName
qq_40268672
·
2020-09-15 03:58
FPGA
FPGA项目——基于AXI4总线的RAM读写
基于xilinxIP核BlockMemoryGneratorV8.3AXI总线读写协议简介在vivado上仿真实现IP核配置一共两种选择,我们选择AXI4testbench代码如下:`
timescale
1ns
54lishanshanhahahaha
·
2020-09-13 20:46
FPGA
testbench简单范例
//
timescale
仿真时间单位/时间精度(时间精度不能比时间单位还要大)
timescale
1ns/1ps//定义一个无输入无输出的MoudlemoduleLed_clg_tst();//被测设计的输入信号
zhuoxiaohao
·
2020-09-13 17:03
Verilog
怎么设置systemverilog类的时间单位(
timescale
)
`
timescale
1ns/1ns
XtremeDV
·
2020-09-13 17:42
system
verilog
testbench相关
ref_clk_n=1'b1;endalwaysbegin#20ref_clk_p=~ref_clk_p;endalwaysbegin#20ref_clk_n=~ref_clk_n;end1:移相时钟产生`
timescale
1n
xuexiaokkk
·
2020-09-13 17:10
【转载】verilog中的
timescale
用法
timescale
是VerilogHDL中的一种时间尺度预编译指令,它用来定义模块的仿真时的时间单位和时间精度。
mushiheng
·
2020-09-13 15:25
Verilog中for语句的使用,简单testbench的写法
1,for语句的使用`
timescale
1ns/1nsmoduleadd16(a,b,c0,sum,cout);input[15:0]a,b;inputc0;output[15:0]sum;outputcout
iteye_7333
·
2020-09-13 15:24
Verilog
JK触发器
rst_n)Q<=1'b0;elsecase({J,K})2'b00:Q<=Q;2'b01:Q<=0;2'b10:Q<=1;2'b11:Q<=~Q;endcaseendmodule测试脚本代码:`
timescale
一起拼,一起加油
·
2020-09-13 06:14
嵌入式学习
testbench 数组整理
去掉前三行和后两列`
timescale
1ns/1ps//Company://Engineer:////CreateDate:19:34:3009/12/2016//DesignName:top_module
橙色半瓶水
·
2020-08-26 14:50
[Xilinx]产生任意Duty的PWM波形仿真
pwm.v1`
timescale
1ns/1ps2//3//Company:4//Engineer:LiuQiang5//6//CreateDate:19:32:3405/13/20137//DesignName
weixin_34257076
·
2020-08-24 17:13
基于FPGA的图像卷积运算(支持多通道,多分辨率)
`
timescale
1ps/1psmoduletst_tb;regclk;regrst_n;initialbeginclk=0;rst_n=0;#100rst_n=1;endalways#5clk<=~
yang_wei_bk
·
2020-08-23 08:28
Verilog testbench的写法之输入输出文件
以下为代码和解释:`
timescale
1ns/1ps//Company://Engineer:////CreateDate:15:03:4808/31/2016//DesignName:Gaussian1
橙色半瓶水
·
2020-08-22 22:26
verilog实现二十位二进制数转BCD码
文章转载自:https://me.csdn.net/zsh_new程序`
timescale
1ns/1ps////Company://Engineer:////CreateDate:2019/07/1914
stubborn vegeta
·
2020-08-22 21:14
哈工程编程物语
数字电路设计之仿真小技巧
`
timescale
10ns/1nsmodulewave2;regwave;parametercycle=5;initialforkwave=0;#(cycle)wave=1;#(2*cycle)wave
Snail_Walker
·
2020-08-22 21:39
Digital
Chip
Design
linux源码编译-安装timescaledb数据库(中标麒麟+龙芯CPU)
linux源码编译-安装timescaledb数据库(中标麒麟+龙芯CPU)一、官网二、源码编译timescaledb所需环境三、下载
timescale
库的源码四、构建五、编译六、安装七、添加共享库到pgsql
junxuezheng
·
2020-08-22 17:52
linux
TimescaleDB 时序数据库 之二 timescaledb-tune
postgresql10.6AtoolfortuningyourTimescaleDBforbetterperformancebyadjustingsettingstomatchyoursystem’sCPUandmemoryresources.https://www.
timescale
.com
数据库人生
·
2020-08-22 16:33
#
postgresql
extension
100MHz分出1Hz的verilog代码
100MHz分出1Hz的verilog代码`
timescale
1ns/1ps////Company://Engineer:////CreateDate:2020/06/2211:13:35//DesignName
rbin_yao
·
2020-08-22 10:48
verilog
verilog 语法笔记
verilog语法和C语言差别很大,记下笔记以免经常出错2019-12-181.wire类型不能使用=,例如'define,'ifdef,`
timescale
等'defineWIDTH8;(错误,不能加
hejiahaodezhanghu
·
2020-08-22 10:39
FPGA
verilog实现的毫秒级计时器
原理1状态转换图2计时器加1计算显示数字的电路逻辑:`
timescale
1ns/1ps////Company://Engin
兑隐
·
2020-08-22 09:07
verilog编程
FPGA实现按键检测消抖程序
这个是黑金的板子提供的原版按键消抖程序`
timescale
1ns/1ps////Company://Engineer:////CreateDate:2020/02/2910:59:33//DesignName
UESTC_ICER
·
2020-08-21 20:56
数字IC基础知识回顾
MP4之获取metadata
mvhd的格式定义如下其中需要注意的是duration和
timescale
。这里的duration是所有track的duration中的最大值。这
weixin_34258838
·
2020-08-21 11:44
MP4系列之--如何获取mp4文件信息
计算电影长度方法1从mvhd-movieheaderatom中找到
timescale
和duration,duration除以
timescale
即是整部电影的长度。
simon-扬
·
2020-08-21 09:30
音视频编解码
如何从mp4文件中获取帧率信息
计算实际帧率时,需要从mp4的moovbox中的mvhd中取得
timescale
和duration,将两者相除得到文件总时长,再从stszbox中取得sample总数,即总帧数sample_count,
forever_44944
·
2020-08-21 08:42
流媒体
串口接收模块 5倍速率采样
`
timescale
1ns/1ps//Company://Engineer:////CreateDate:18:27:3705/06/2015//DesignName:uartRxDemo//ModuleName
sun shang chao
·
2020-08-21 08:25
FPGA
verilog 产生m序列
必须满足条件:1、既约的;2、可整除x^15+1,这里15=2^4-1;3、不可整除x^q+1,q>1'b1);shift[3]`
timescale
1ns/1nsmoduletb_m();regclk;
shao_zhang
·
2020-08-20 18:45
FPGA
UnityShader应用——水波效果
这个Shader效果都是在frag里进行;sampler2D_MainTex;float_WaveStrength;float_WaveFactor;float_
TimeScale
;fixed4frag
noEnoughChief
·
2020-08-20 12:38
UnityShader
FPGA-测试文件的编写
测试文件的编写流程:定义时间标尺定义信号类型例化V文件编写输入信号驱动1、时间标尺:格式:`
timescale
仿真时间单位/时间精度举例:`
timescale
1ns/100ps表示时延单位为1ns/100ps
Vuko-wxh
·
2020-08-20 02:51
FPGA专栏
简单UART的verilog实现
下面摘录我写的简单的UART代码,对于灵活性和健壮性做了如下设计:1、系统时钟及串口波特率以参数形式输入,例化时可以灵活设置2、接受模块在起始位会检测中点电平是否仍然为低,否则判定为抖动接收机代码`
timescale
1ns
galaxyhaha
·
2020-08-20 00:09
cocos creator学习10——骨骼动画
sp.Skeleton控制面板属性SkeletonData骨骼的控制文件.json文件DefaultSkin默认皮肤Animation正在播放的动画Loop是否循环播放PremulipliedAlpha是否使用贴图预乘
TimeScale
章鱼仔
·
2020-08-19 23:01
cocos
creator
unity动画特效不受
timeScale
影响
跑酷类游戏会用
TimeScale
来控制游戏的节奏,当
timeScale
不为1时,动画和特效播放会受到影响,因此需要写一些脚本去控制动画特效的播放以下是ParticleSystem的控制类,后续补充Animation
cchoop
·
2020-08-19 19:58
Unity3D
vivado入门教程
,确定芯片的型号四、添加源文件五、RTL分析方法:选择下图的RTL分析下的Schematic六、仿真添加源文件,编写激励方法:选择左侧的仿真分析即可(前提是代码没问题)例程实现分频,进行任意的M分频`
timescale
1n
Dream_It123
·
2020-08-19 10:52
TestBench中的
timescale
时间延迟与时间精度
使用`
timescale
编译器指令将时间单位与实际时间相关联。该指令用于定义时延的单位和时延精度。
jinlxz
·
2020-08-19 10:29
Electronics
verilog中的
timescale
用法
timescale
是VerilogHDL中的一种时间尺度预编译指令,它用来定义模块的仿真时的时间单位和时间精度。
nuomigege
·
2020-08-19 10:57
FPGA相关
`
timescale
使用`
timescale
编译器指令将时间单位与实际时间相关联。该指令用于定义时延的单位和时延精度。
willis
·
2020-08-19 07:03
FPGA
定时/计数器的verilog代码
`
timescale
1ns/1ps////Company: //Engineer: /
trentTnT
·
2020-08-18 03:37
综合系统设计
计数器
定时器
verilog
计算机组成原理-实验七-取指令与指令译码实验
二、配置IP核:不多说,直接上图三、实验代码模块结构图取指令模块`
timescale
1ns/1ps//取指令模块moduleGet_Inst(clk,clr,In
咸鱼不会游泳
·
2020-08-18 01:26
计算机组成原理实验
ceshi 代码片解析错误
`
timescale
1ns/1ps////Company://Engineer:////CreateDate:2019/01/0411:16:29//DesignName://ModuleName:seq_det_moore
大盗零妖qaq
·
2020-08-17 21:05
Unity3D——游戏开始与暂停
暂停:Time.
timeScale
=0;开始:Time.
timeScale
=1;例如:usingUnityEngine;usingSystem.Collections;publicclassScript_Menu
chenluwolf
·
2020-08-17 21:28
unity
unity3d
pause
game
3d游戏开发
unity3d 关于游戏暂停
前提条件:在项目中用过Time.
timeScale
=0来实现游戏暂停问题:暂停游戏后,暂停界面的按钮可能需要播放一个idle时的动画,Time.
timeScale
=0会影响动画播放。
ccUnity
·
2020-08-17 01:14
unity
按ESC键暂停游戏 Time.
timeScale
= 0
//按ESC键暂停游戏if(Time.
timeScale
>0&&Input.GetKeyDown(KeyCode.Escape)){Time.
timeScale
=0;}voidOnGUI(){//游戏暂停
游一法师
·
2020-08-17 00:33
unity
游戏制作
Unity应用怎么暂停(Pause)
很多时候,应用程序或者是游戏需要用上暂停功能,unity提供了不少便捷的方式,列在下面:1、在editor中,按下pause按钮即可暂停2、如果在代码中控制,可以通过设置Time.
timeScale
=0
TinyHum
·
2020-08-16 23:59
Unity3D
Unity3D【GUI基础二】
Application.LoadLevel(Application.loadedLevelName);//跳转到本视图(游戏重新开始)3、Application.Quit();//退出游戏游戏暂停和开始1、游戏暂停:Time.
timeScale
Gao_Liu_Yun
·
2020-08-16 23:57
Unity3D
unity
unity3d
unity做单机游戏,暂停游戏,显示菜单
unity做单机游戏,暂停游戏,显示菜单(毕设过程中的一点小心得)Time.
timescale
=0;//暂停游戏Time.
timescale
=1//恢复在听的游戏游戏暂停的过程中仍然可以对UI进行操作,
qq_40948985
·
2020-08-16 23:59
unity做游戏中的一些心得
上一页
3
4
5
6
7
8
9
10
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他