Verilog学习系列

从0开始的OpenGL学习（三十六）-Debugging

Debug从0开始的OpenGL学习系列目录说到编程，写代码，有一个我们永远绕不过去的话题就是Debug。BUG这种东西真是对它恨之入骨啊，不经意间的一个BUG就可以毁掉你的夜晚，甚至毁掉你的周末。
闪电的蓝熊猫·2024-09-02 21:56

初识 Verilog

Verilog综述：类C，并行，自顶向下，硬件描述语言，VHDL，VerilogHDL。VHDL，VerilogHDL，两种不同描述语言。Verilog语言（并行，硬件）类似C语言（串行，软件）。
栀栀栀·2024-09-02 08:27

基于Python的机器学习系列（18）：梯度提升分类（Gradient Boosting Classification）

简介梯度提升（GradientBoosting）是一种集成学习方法，通过逐步添加新的预测器来改进模型。在回归问题中，我们使用梯度来最小化残差。在分类问题中，我们可以利用梯度提升来进行二分类或多分类任务。与回归不同，分类问题需要使用如softmax这样的概率模型来处理类别标签。梯度提升分类的工作原理梯度提升分类的基本步骤与回归类似，但在分类任务中，我们使用概率模型来处理预测结果：初始化模型：选择一个
会飞的Anthony·2024-09-01 12:50

Verilog刷题笔记31

题目：Supposeyouaredesigningacircuittocontrolacellphone’sringerandvibrationmotor.Wheneverthephoneneedstoringfromanincomingcall(),yourcircuitmusteitherturnontheringer()orthemotor(),butnotboth.Ifthephoneis
十六追梦记·2024-09-01 01:43

HFM深入技术学习系列之四--调用API生成日记账

概述本文描述使用HFM提供的SDK自动生成日记账介绍分为三个步骤1获得进入HFM的session2获得JournalOM3使用JournalOM保存日记账用到的包fmcommon.jarfm-web-objectmodel.jarhssutil.jar代码示例获取JournalOMISecurityManagertpMNG=HSSUtilManager.getSecurityManager();S
Flora_Fang·2024-08-31 18:00

HFM深入技术学习系列之五--FDMEE钻取EBS

概述本文描述如何设置FDMEE钻取回EBS的方法。注意：FDMEE是通过OpenInterface抽取EBS数据的，不是直接与EBS连接设置过程1进入FDMEE2设置->源适配器->钻取URL3添加钻取URL，录入名称，请求方法等4设置->导入格式5选择要设置的导入格式，详细信息栏目中的钻取URL选项中选择设置好的钻取URL钻取EBS的URLURL格式http://myserver.com:801
Flora_Fang·2024-08-31 18:00

HFM深入技术学习系列之二--规则

学习的路线学习如何写规则，从技术的角度看，从以下几点入手：0HFM合并报表的基本业务功能1规则的入口，即HFM是从哪里调用我们写的规则。2规则的基本语法，规则是用VBSCRIPT写的，这里所说的基本语法不是指的VBSCRIPT的语法，其实更多地是说规则里HS这个OBJECT和相关函数如何使用。3规则的深入应用HFM合并报表的基本业务功能HFM是一个专业性很强的软件，技术人员如果对其涉及到的财务-合
Flora_Fang·2024-08-31 18:30

基于Python的机器学习系列（17）：梯度提升回归（Gradient Boosting Regression）

简介梯度提升（GradientBoosting）是一种强大的集成学习方法，类似于AdaBoost，但与其不同的是，梯度提升通过在每一步添加新的预测器来减少前一步预测器的残差。这种方法通过逐步改进模型，能够有效提高预测准确性。梯度提升回归的工作原理在梯度提升回归中，我们逐步添加预测器来修正模型的残差。以下是梯度提升的基本步骤：初始化模型：选择一个初始预测器h0(x)，计算该预测器的预测值。计算残差：
会飞的Anthony·2024-08-31 09:02

基于Python的机器学习系列（16）：扩展 - AdaBoost

简介在本篇中，我们将扩展之前的AdaBoost算法实现，深入探索其细节并进行一些修改。我们将重点修复代码中的潜在问题，并对AdaBoost的实现进行一些调整，以提高其准确性和可用性。1.修复Alpha计算中的问题在AdaBoost中，如果分类器的错误率e为0，则计算出的权重α将是未定义的。为了解决这个问题，我们可以在计算过程中向分母中添加一个非常小的值，以避免除零错误。2.调整学习率sklearn
会飞的Anthony·2024-08-31 09:00

深度学习系列70：模型部署torchserve

1.流程说明ts文件夹下，从launcher.py进入，执行jar文件。入口为model_server.py的start()函数。内容包含：读取args，创建pid文件找到java，启动model-server.jar程序，同时读取log-config文件，TEMP文件夹地址，TS_CONFIG_FILE文件根据cpu核数、gpu个数，启动多进程。每个进程有一个socket_name和socket
IE06·2024-08-31 00:25

Quartus网盘资源下载与安装 附图文安装教程

Quartus支持多种编程语言，包括VHDL、Verilog等，并具有丰富的功能和工具库，可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
学习天使Alice·2024-08-29 10:20

Verilog刷题笔记59

题目:Exams/m2014q6c解题：moduletop_module(input[6:1]y,inputw,outputY2,outputY4);assignY2=y[1]&w==0;assignY4=(y[2]&w==1)|(y[3]&w==1)|(y[5]&w==1)|(y[6]&w==1);endmodule结果正确:注意点:起初，我的代码有错误,代码如下：moduletop_modul
十六追梦记·2024-08-29 04:38

Verilog刷题笔记62

题目:Exams/review2015fancytimerThisisthefifthcomponentinaseriesoffiveexercisesthatbuildsacomplexcounteroutofseveralsmallercircuits.Youmaywishtodothefourpreviousexercisesfirst(counter,sequencerecognizerF
十六追梦记·2024-08-29 04:38

Verilog刷题笔记60

题目：Exams/2013q2bfsmConsiderafinitestatemachinethatisusedtocontrolsometypeofmotor.TheFSMhasinputsxandy,whichcomefromthemotor,andproducesoutputsfandg,whichcontrolthemotor.Thereisalsoaclockinputcalledclk
十六追梦记·2024-08-29 04:35

verilog中简单的one-hot 状态机转换

简单的one-hot状态机转换one-hot编码verilog中写法one-hot编码0001001001001000如上例每次只有1个bit位置high其余low的状态叫one-hot，相反只有1个bitlow
Lambor_Ma·2024-08-27 22:14

verilog中 blocking assignment 和non-blocking assignment的区别（阻塞赋值和非阻塞赋值的区别）

阻塞赋值与非阻塞赋值：1.阻塞赋值“=”（组合逻辑电路），非阻塞赋值“<=”（时序逻辑电路）；2.Verilog模块编程的8个原则：(1)时序电路建模时，用非阻塞赋值。
Lambor_Ma·2024-08-27 22:14

verilog中 case写法避免写default的巧妙写法

always@(*)beginout='1;//'1isaspecialliteralsyntaxforanumberwithallbitssetto1.//'0,'x,and'zarealsovalid.//Iprefertoassignadefaultvalueto'out'insteadofusinga//defaultcase.case(sel)4'h0:out=a;4'h1:out=b;
Lambor_Ma·2024-08-27 22:14

SOC学习历程概述

2、熟练掌握verilog语言。3、对于计算机组成原理，体系结构有一
weixin_30376509·2024-08-27 18:52

Verilog HDL运算符及其优先级

运算符功能优先级别!、~反逻辑、位反相高*、/、%乘、除、取模∨+、-加、减∨>左移、右移∨、>=小于、小于等于、大于、大于等于∨==、!=、===、!==等、不等、全等、非全等∨&按位与∨^、^~按位逻辑异或和同或∨|按位逻辑或∨&&逻辑与∨||逻辑或∨?:条件运算符，唯一的三目运算符，等同于if-else低
蒋楼丶·2024-08-26 23:53

MySQL 系统学习系列 - SQL 语句 DQL 语句的使用（2）《MySQL系列篇-04》

SQL语句DQL聚合函数1.聚合聚合查询：指的是一个函数[聚合函数对一组执行计算并返回单一的值]聚合的目的：为了快速得到统计数据聚合函数说明count(*)表示计总行数，括号中写*与列名，结果相同max(列)表示求此列最大值min(列)表示求此列最小值sum(列)求此列的和avg(列)求此列的平均值group_concat(列)按组进行来接数据▲【分组查询】#count函数-通常配合组合一起使用#
小孔_H·2024-08-25 17:31

MySQL 系统学习系列 - SQL 语句 DQL 语句的使用（1）《MySQL系列篇-03》

SQL语句DQL数据库表常见查询语句1.全部查询#查询全部[SELECT*FROM表名]SELECT*FROMstu;#查询stu表中的所有列#再SELECT语句后加上distinct语句，表示去重查询SELECTdistinct`name`FROMstu;#查询stu表中的所有name列（去重）2.条件查询#条件查询[SELECT*FROM表名FROMWHERE条件]#比较运算符SELECT*F
小孔_H·2024-08-25 17:01

MySQL 系统学习系列 - SQL 语句 DML 语句的使用《MySQL系列篇-02》

SQL语句DML数据库DML操作0.MySQL中大小写问题[tip]：1.数据库名与表名是严格区分大小写的(window不区分)2.表的别名是严格区分大小写的（如stuass）(window不区分)3.列名忽略大小写4.变量名也是严格区分大小写1.插入数据其中分别可以使用全列插入、缺省插入与批量插入三种方式#全列插入：INSERTINTO表名VALUES(v1,v2,v3,...)INSERTIN
小孔_H·2024-08-25 16:28

verilog 随机数的用法

1、$random%b表示（-b+1):(b-1)中的随机数2、{$random}%b表示0:(b-1)中的随机数3、产生一个在min,max之间随机数rand=min+{$random}%(max-min+1);
白开水不甜·2024-08-25 03:38

FPGA工程师成长路线（持续更新ing，欢迎补充）

一、开发能力1、FPGA基础知识（1）数电基础知识逻辑门锁存器触发器进制码制状态机竞争与冒险verilog语法（2）FPGA片上资源可配置逻辑块嵌入式块RAM时钟管理资源可编程输入输出单元（IOB）丰富的布线资源底层内嵌功能单元
白开水不甜·2024-08-25 03:05

vivado SLEW

•快速SyntaxVerilogSyntaxTosetthisattributewhen
cckkppll·2024-08-24 03:38

学习笔记3

总结1.Verilog对字符型的定义image.png总结2.Verilog对含有x和z的信号进行计算比较image.png总结3.Verdi后台新进程打开verdiMy_wave.fsdb>&log&
倚梦为马_bb81·2024-08-23 15:07

Verilog | 有限状态机Case

今天尝试将几个有限状态机，转换为Verilog代码，有限状态机（Finite-StateMachine，FSM），简称状态机，是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。
赵同学的代码时间·2024-08-23 08:07

Verilog 利用握手信号（valid/ready）实现数据流水线反压

应用场景：接收模块不能即时读取发送模块数据时，可能出现数据阻塞的情况简单示例：顶层模块pipeline_top中包含三级流水线，pipeline_top存在上下游模块，且pipeline_top仅通过握手信号获知上下游数据的valid/ready情况modulepipeline_top(inputwireclk,inputwirerst,inputwire[15:0]din,outputwire[
优质蛋白 - 芯片打工人·2024-08-23 02:02

Verilog刷题笔记54

题目：FsmserialdpSeealso:SerialreceiveranddatapathWewanttoaddparitycheckingtotheserialreceiver.Paritycheckingaddsoneextrabitaftereachdatabyte.Wewilluseoddparity,wherethenumberof1sinthe9bitsreceivedmustbe
十六追梦记·2024-08-22 13:16

(135)vivado综合选项---＞(35)Vivado综合策略三五

1目录（a）IC简介（b）数字IC设计流程（c）Verilog简介（d）Vivado综合策略三五（e）结束1IC简介（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路
FPGA系统设计指南针·2024-08-22 10:26

(134)vivado综合选项---＞(34)Vivado综合策略三四

1目录（a）IC简介（b）数字IC设计流程（c）Verilog简介（d）Vivado综合策略三四（e）结束1IC简介（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路
FPGA系统设计指南针·2024-08-22 03:42

Linux学习系列之vim编辑器（一）

vi编辑器的操作模式输入模式—aio等—>命令模式<—：键—末行模式从输入/末行模式切换到命令模式都是需要按ESC键注:a光标后输入，i光标前输入，o直接向下加一行输入，O向上加一行输入在vi编辑器中光标的移动（命令行模式下）键组合（命令）光标的移动$光标移动到当前行的结尾0（零）光标移动到当前行的开始GG光标移动到最后一行gg光标移动到第一行在命令行模式下删除与复制的操作键组合（命令）含义dd删
llibertyll·2024-03-28 23:29

verilog 从入门到看得懂---verilog 的基本语法数据和运算

笔者之前主要是使用c语言和matab进行编程，从2024年年初开始接触verilog，通过了一周的学习，基本上对verilog的语法有了基本认知。
DKZ001·2024-03-18 12:20

Verilog语法-参数（parameter，localparam）

一、参数的用途Veilog中参数的关键词为parameter、localparam，它们在verilog模块的主要用途有两个：第一是便于阅读；第二是便于进行模块的修改。
刘小适·2024-03-16 12:18

verilog中，何时用reg和wire

何时用？组合逻辑用wire，时序逻辑用reg。reg可以存储数据，wire则就是一根线，只能传递数据。比如？时序逻辑always@(posedgeclkornegedgerst_n)begin//bigrivergoestotheeastendinitialbegin//AllthestartfollowsBeidouend组合逻辑assignhey=hey；//Bagayalualways@(*
四臂西瓜·2024-03-15 18:50

线性回归（1）

MachineLearninginMarketing感谢李宏毅《回归-案例研究》部分内容为听取李宏毅老师讲座的笔记，也融入了自己对机器学习理解，个人推荐李宏毅老师的机器学习系列课程，尤其对于初学者强烈推荐
zidea·2024-03-06 05:24

System Verilog学习笔记（十二）——数组（2）

SystemVerilog学习笔记（十二）——数组（2）动态数组在编译时不会为其定制尺寸，而是在仿真运行时来确定动态数组一开始为空，需要使用new[]来为其分配空间声明方式intdyn[],d2[];/
颖子爱学习·2024-03-04 07:27

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

Jmeter学习系列之七：并发线程组Concurrency Thread Group详解

一、ConcurrencyThreadGroup的介绍ConcurrencyThreadGroup提供了用于配置多个线程计划的简化方法该线程组目的是为了保持并发水平，意味着如果并发线程不够，则在运行线程中启动额外的线程和StandardThreadGroup不同，它不会预先创建所有线程，因此不会使用额外的内存对于上篇讲到的SteppingThreadGroup来说，ConcurrencyThrea
艳Yansky·2024-02-29 17:57

Python学习系列 -认识面向对象三大特性、可见性和属性装饰器

系列文章目录第一章初始Python第二章认识Python变量、类型、运算符第三章认识条件分支、循环结构第四章认识Python的五种数据结构第五章认识Python函数、模块第六章认识面向对象三大特性文章目录系列文章目录前言一、类和对象1.定义类2.创建和使用类对象3.使用类对象中的方法4.初始化二、面向对象的三大特性1.封装2.继承3.多态三、属性可见性四、属性装饰器总结前言面向对象编程是一种非常流
需要休息的KK.·2024-02-29 15:25

Flutter框架性泛学习系列之二、Flutter应用层（Application Layer）上-常用Widgets与简单动画

文章目录概述一、应用程序（Application）：1、创建应用对象2、定义应用主页二、Widgets：1.基础的内置Widgets应用1.1TextWidget1.2RaisedButtonWidget1.3ImageWidget1.4IconWidget2.自定义Widgets的创建与应用2.1创建按钮组件2.2创建卡片组件2.3创建自定义列表项3.布局Widgets的应用3.1RowWidg
太书红叶·2024-02-26 03:12

数字信号处理基础----xilinx除法器IP使用

若直接在verilog代码中使用了乘法或者除法，其实最终对应到电路中，要么是采用大量的blockram来实现，要么是占用DSP资源。这种情
black_pigeon·2024-02-20 21:27

Rust可以解决的常见问题

rust处理缓冲区溢出问题3.数据竞争（DataRaces）4.空指针（NullPointers）5.内存泄漏（MemoryLeaks）6.并发安全（ConcurrencySafety）总结前言Rust学习系列
TE-茶叶蛋·2024-02-20 19:37

vivado DSP Block

Pre-AdderDynamicallyConfiguredFollowedbyMultiplierandPost-Adder(Verilog)Filename:dynpreaddmultadd.v//
cckkppll·2024-02-20 12:13

Linux学习系列（二十）：在Linux系统中使用Git上传代码到GitHub仓库

这里写目录标题引言一、Git的基本原理二、如何在Linux中连接Github代码仓库1.安装git2.设置用户名和邮箱3.创建Github本地仓库4.通过ssh密钥连接GitHub仓库三、Git的基本使用1.创建本地仓库2.拉取远程仓库代码3.修改远程仓库的代码4.向远程仓库提交代码四、Git常用命令引言在工作中用git命令提交代码办公是非常常用的，所以掌握git的基本原理以及使用方法是非常的重要
lijiachang030718·2024-02-20 04:09

vivado Convergent Rounding (LSB CorrectionTechnique)

RoundingtoEven(Verilog)Filename:convergentRoundingEven.v//Convergentrounding(Even)Examplewhichmakesuseofpatterndete
cckkppll·2024-02-19 21:20

FPGA中一些基本概念原理的区分

一、wire型变量与reg变量在Verilog中，wire和reg是两种不同类型的变量，它们有着不同的特性和用途1.1wire变量wire变量用于连接模块中的输入、输出以及内部信号线。
长安er·2024-02-19 19:37

vivado FIR Filters

这种滤波器有几种可能的实现方式；一个例子是收缩滤波器在7系列DSP48E1Slice用户指南（UG479）中进行了描述，并在8抽头偶数中显示对称收缩FIR（Verilog）。
cckkppll·2024-02-19 19:05

基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1ECG信号的特点与噪声4.2FPGA在ECG信号处理中的应用4.3ECG信号滤波原理4.4心率计算原理4.5FPGA在ECG信号处理中的优势5.算法完整程序工程1.算法运行效果图预览其RTL结构如下：2.算法运行软件版本vivado2019.23.部分核心程序............................
简简单单做算法·2024-02-19 19:07

Rust-知多少？

总结前言Rust学习系列，记录一些rust使用小技巧1.使用下划线开头忽略未使用的变量如果你创建了一个变量却不在任何地方使用它，Rust通常会给你一个警告。
TE-茶叶蛋·2024-02-19 16:44
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他