Verilog学习系列

Verilog 利用握手信号（valid/ready）实现数据流水线反压

应用场景：接收模块不能即时读取发送模块数据时，可能出现数据阻塞的情况简单示例：顶层模块pipeline_top中包含三级流水线，pipeline_top存在上下游模块，且pipeline_top仅通过握手信号获知上下游数据的valid/ready情况modulepipeline_top(inputwireclk,inputwirerst,inputwire[15:0]din,outputwire[
优质蛋白 - 芯片打工人·2024-08-23 02:02

Verilog刷题笔记54

题目：FsmserialdpSeealso:SerialreceiveranddatapathWewanttoaddparitycheckingtotheserialreceiver.Paritycheckingaddsoneextrabitaftereachdatabyte.Wewilluseoddparity,wherethenumberof1sinthe9bitsreceivedmustbe
十六追梦记·2024-08-22 13:16

(135)vivado综合选项---＞(35)Vivado综合策略三五

1目录（a）IC简介（b）数字IC设计流程（c）Verilog简介（d）Vivado综合策略三五（e）结束1IC简介（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路
FPGA系统设计指南针·2024-08-22 10:26

(134)vivado综合选项---＞(34)Vivado综合策略三四

1目录（a）IC简介（b）数字IC设计流程（c）Verilog简介（d）Vivado综合策略三四（e）结束1IC简介（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路
FPGA系统设计指南针·2024-08-22 03:42

Linux学习系列之vim编辑器（一）

vi编辑器的操作模式输入模式—aio等—>命令模式<—：键—末行模式从输入/末行模式切换到命令模式都是需要按ESC键注:a光标后输入，i光标前输入，o直接向下加一行输入，O向上加一行输入在vi编辑器中光标的移动（命令行模式下）键组合（命令）光标的移动$光标移动到当前行的结尾0（零）光标移动到当前行的开始GG光标移动到最后一行gg光标移动到第一行在命令行模式下删除与复制的操作键组合（命令）含义dd删
llibertyll·2024-03-28 23:29

verilog 从入门到看得懂---verilog 的基本语法数据和运算

笔者之前主要是使用c语言和matab进行编程，从2024年年初开始接触verilog，通过了一周的学习，基本上对verilog的语法有了基本认知。
DKZ001·2024-03-18 12:20

Verilog语法-参数（parameter，localparam）

一、参数的用途Veilog中参数的关键词为parameter、localparam，它们在verilog模块的主要用途有两个：第一是便于阅读；第二是便于进行模块的修改。
刘小适·2024-03-16 12:18

verilog中，何时用reg和wire

何时用？组合逻辑用wire，时序逻辑用reg。reg可以存储数据，wire则就是一根线，只能传递数据。比如？时序逻辑always@(posedgeclkornegedgerst_n)begin//bigrivergoestotheeastendinitialbegin//AllthestartfollowsBeidouend组合逻辑assignhey=hey；//Bagayalualways@(*
四臂西瓜·2024-03-15 18:50

线性回归（1）

MachineLearninginMarketing感谢李宏毅《回归-案例研究》部分内容为听取李宏毅老师讲座的笔记，也融入了自己对机器学习理解，个人推荐李宏毅老师的机器学习系列课程，尤其对于初学者强烈推荐
zidea·2024-03-06 05:24

System Verilog学习笔记（十二）——数组（2）

SystemVerilog学习笔记（十二）——数组（2）动态数组在编译时不会为其定制尺寸，而是在仿真运行时来确定动态数组一开始为空，需要使用new[]来为其分配空间声明方式intdyn[],d2[];/
颖子爱学习·2024-03-04 07:27

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

Jmeter学习系列之七：并发线程组Concurrency Thread Group详解

一、ConcurrencyThreadGroup的介绍ConcurrencyThreadGroup提供了用于配置多个线程计划的简化方法该线程组目的是为了保持并发水平，意味着如果并发线程不够，则在运行线程中启动额外的线程和StandardThreadGroup不同，它不会预先创建所有线程，因此不会使用额外的内存对于上篇讲到的SteppingThreadGroup来说，ConcurrencyThrea
艳Yansky·2024-02-29 17:57

Python学习系列 -认识面向对象三大特性、可见性和属性装饰器

系列文章目录第一章初始Python第二章认识Python变量、类型、运算符第三章认识条件分支、循环结构第四章认识Python的五种数据结构第五章认识Python函数、模块第六章认识面向对象三大特性文章目录系列文章目录前言一、类和对象1.定义类2.创建和使用类对象3.使用类对象中的方法4.初始化二、面向对象的三大特性1.封装2.继承3.多态三、属性可见性四、属性装饰器总结前言面向对象编程是一种非常流
需要休息的KK.·2024-02-29 15:25

Flutter框架性泛学习系列之二、Flutter应用层（Application Layer）上-常用Widgets与简单动画

文章目录概述一、应用程序（Application）：1、创建应用对象2、定义应用主页二、Widgets：1.基础的内置Widgets应用1.1TextWidget1.2RaisedButtonWidget1.3ImageWidget1.4IconWidget2.自定义Widgets的创建与应用2.1创建按钮组件2.2创建卡片组件2.3创建自定义列表项3.布局Widgets的应用3.1RowWidg
太书红叶·2024-02-26 03:12

数字信号处理基础----xilinx除法器IP使用

若直接在verilog代码中使用了乘法或者除法，其实最终对应到电路中，要么是采用大量的blockram来实现，要么是占用DSP资源。这种情
black_pigeon·2024-02-20 21:27

Rust可以解决的常见问题

rust处理缓冲区溢出问题3.数据竞争（DataRaces）4.空指针（NullPointers）5.内存泄漏（MemoryLeaks）6.并发安全（ConcurrencySafety）总结前言Rust学习系列
TE-茶叶蛋·2024-02-20 19:37

vivado DSP Block

Pre-AdderDynamicallyConfiguredFollowedbyMultiplierandPost-Adder(Verilog)Filename:dynpreaddmultadd.v//
cckkppll·2024-02-20 12:13

Linux学习系列（二十）：在Linux系统中使用Git上传代码到GitHub仓库

这里写目录标题引言一、Git的基本原理二、如何在Linux中连接Github代码仓库1.安装git2.设置用户名和邮箱3.创建Github本地仓库4.通过ssh密钥连接GitHub仓库三、Git的基本使用1.创建本地仓库2.拉取远程仓库代码3.修改远程仓库的代码4.向远程仓库提交代码四、Git常用命令引言在工作中用git命令提交代码办公是非常常用的，所以掌握git的基本原理以及使用方法是非常的重要
lijiachang030718·2024-02-20 04:09

vivado Convergent Rounding (LSB CorrectionTechnique)

RoundingtoEven(Verilog)Filename:convergentRoundingEven.v//Convergentrounding(Even)Examplewhichmakesuseofpatterndete
cckkppll·2024-02-19 21:20

FPGA中一些基本概念原理的区分

一、wire型变量与reg变量在Verilog中，wire和reg是两种不同类型的变量，它们有着不同的特性和用途1.1wire变量wire变量用于连接模块中的输入、输出以及内部信号线。
长安er·2024-02-19 19:37

vivado FIR Filters

这种滤波器有几种可能的实现方式；一个例子是收缩滤波器在7系列DSP48E1Slice用户指南（UG479）中进行了描述，并在8抽头偶数中显示对称收缩FIR（Verilog）。
cckkppll·2024-02-19 19:05

基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1ECG信号的特点与噪声4.2FPGA在ECG信号处理中的应用4.3ECG信号滤波原理4.4心率计算原理4.5FPGA在ECG信号处理中的优势5.算法完整程序工程1.算法运行效果图预览其RTL结构如下：2.算法运行软件版本vivado2019.23.部分核心程序............................
简简单单做算法·2024-02-19 19:07

Rust-知多少？

总结前言Rust学习系列，记录一些rust使用小技巧1.使用下划线开头忽略未使用的变量如果你创建了一个变量却不在任何地方使用它，Rust通常会给你一个警告。
TE-茶叶蛋·2024-02-19 16:44

Rust 原生类型

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、标量类型（scalartype）二、复合类型（compoundtype）总结前言Rust学习系列，rust中的原生类型一、
TE-茶叶蛋·2024-02-19 16:13

Rust-所有权（ownership）

文章目录前言一、管理计算机内存的方式所有权规则二、Rust中的moveCopytrait三、Rust中的clone总结前言Rust入门学习系列-Rust的核心功能（之一）是所有权（ownership）。
TE-茶叶蛋·2024-02-19 16:10

FPGA中的模块调用与例化

目录一、模块调用与实例化1.1模块调用1.2模块实例化1.3Verilog例化语句及其用法1.3.1例化语句的基本格式1.3.2实例化三种不同的连接方法二、模块调用实例-全加器与半加器2.1半加器模块2.2
长安er·2024-02-19 10:45

05 状态机

状态机简介Verilog是硬件描述语言，它所生成的电路都是并行执行的，当需要按照流程或者步骤来完成某个功能时，可以使用多个if嵌套语句来实现，但是这样就增加了代码的复杂度，使得代码可读性差、维护困难，此时若通过状态机来控制程序流程即可解决这个问题
lf282481431·2024-02-19 10:41

06 分频器设计

另外一种方法是直接使用Verilog代码来实现分频。注意：使用Verilog代码分频得到的时钟信号尽量不要当做其他模块的输入时钟
lf282481431·2024-02-19 10:41

verilog有符号数使用方法简介

参考：https://www.cnblogs.com/yuandonghua/p/signed.htmlhttps://blog.csdn.net/a389085918/article/details/799156851有符号数定义有符号数的定义通过关键词signed实现，如果不使用signed则默认都为无符号数。定义2个8位的有符号的变量：regsigned[7:0]a;wiresigned[7
MmikerR·2024-02-19 10:31

Kotlin学习系列（二）Kotlin语法基础

本系列内容均来自《Kotlin从小白到大牛》一书，感谢作者关东升老师。标识符和关键字1标识符标识符就是变量、常量、函数、属性、类、接口和扩展等由程序员指定的名字。构成标识符的字符均有一定的规范，Kotlin语言中标识符的命名规则如下：区分大小写：Myname与myname是两个不同的标识符。首字符，可以是下划线（_）或字母，但不能是数字。除首字符外其他字符，可以是下划线（_）、字母和数字。硬关键字
Fakecoder_Sunis·2024-02-15 08:11

m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件

目录1.算法仿真效果2.算法涉及理论知识概要2.1卷积码编码2.2RS码编码2.3级联编码2.4解码过程3.Verilog核心程序4.完整算法代码文件获得1.算法仿真效果Vivado2019.2仿真结果如下
我爱C编程·2024-02-15 04:40

17 ABCD数码管显示与动态扫描原理

1.3单个数码管发光的LUT（lookuptable）2.数码管显示与动态扫描逻辑建模3.数码管显示与动态扫描的Verilog实现3.1不完善的设计代码版本1.设
Dale_e·2024-02-14 07:37

计算机组成原理 1 概论

◼存储器及层次存储系统◼指令系统◼CPU功能、组成和运行原理◼流水线◼系统总线◼输入输出系前置知识C语言程序设计数值逻辑：组合电路、同步电路概念、寄存器传输、有限状态机汇编语言程序设计：能看懂指令即可Verilog
Sanchez·J·2024-02-14 06:14

verilog $*命令

1、$display,$write，$fdisplay，$fopen，$fclose用于信息的显示和输出。其中，%b或%B二进制%o或%O八进制%d或%D十进制%h或%H十六进制%e或%E实数%c或%C字符%s或%S字符串%v或%V信号强度%t或%T时间%m或%M层次实例\n换行\t制表符\\反斜杠\\"引号”\%%百分号%调用方式：eg：$display("%b+%b=%b",a,b,sum);
li_li_li_1202·2024-02-13 20:09

Stein算法求最大公约数 verilog实现

Stein算法求最大公约数verilog实现实然想写写博客，最近在学verilog。然后就想记录一下算法步骤：1、先装载A和B的值，C初始值设为1。
因蕃·2024-02-13 17:41

Verilog刷题笔记29

题目：Createa100-bitbinaryripple-carryadderbyinstantiating100fulladders.Theadderaddstwo100-bitnumbersandacarry-intoproducea100-bitsumandcarryout.Toencourageyoutoactuallyinstantiatefulladders,alsooutputth
十六追梦记·2024-02-13 15:39

Verilog刷题笔记8

题目：Thisproblemissimilartothepreviousone(module).Youaregivenamodulenamedthathas2outputsand4inputs,inthatorder.Youmustconnectthe6portsbypositiontoyourtop-levelmodule’sports,,,,,and,inthatorder.mod_aout1
十六追梦记·2024-02-13 15:08

Verilog刷题笔记9

题目：Thisproblemissimilartomodule.Youaregivenamodulenamedthathas2outputsand4inputs,insomeorder.Youmustconnectthe6portsbynametoyourtop-levelmodule’sports:mod_a我的解法：moduletop_module(inputa,inputb,inputc,i
十六追梦记·2024-02-13 15:08

Verilog刷题笔记10

题目：Youaregivenamodulewithtwoinputsandoneoutput(thatimplementsaDflip-flop).Instantiatethreeofthem,thenchainthemtogethertomakeashiftregisteroflength3.Theportneedstobeconnectedtoallinstances.my_dffclkThe
十六追梦记·2024-02-13 15:08

Verilog刷题笔记24

题目：Veriloghasaternaryconditionaloperator(?:)muchlikeC:(condition?
十六追梦记·2024-02-13 15:08

Verilog刷题笔记2

题目：Buildacombinationalcircuitwithfourinputs,in[3:0].Thereare3outputs:out_and:outputofa4-inputANDgate.out_or:outputofa4-inputORgate.out_xor:outputofa4-inputXORgate.ToreviewtheAND,OR,andXORoperators,see
十六追梦记·2024-02-13 15:38

Verilog刷题笔记3

题目：ABitofPracticeGivenseveralinputvectors,concatenatethemtogetherthensplitthemupintoseveraloutputvectors.Therearesix5-bitinputvectors:a,b,c,d,e,andf,foratotalof30bitsofinput.Therearefour8-bitoutputvec
十六追梦记·2024-02-13 15:38

Verilog刷题笔记5

题目：ABitofPracticeOnecommonplacetoseeareplicationoperatoriswhensign-extendingasmallernumbertoalargerone,whilepreservingitssignedvalue.Thisisdonebyreplicatingthesignbit(themostsignificantbit)ofthesmalle
十六追梦记·2024-02-13 15:38

verilog刷题笔记002

对于HDLBitsExams/ece2412013q4题标答是从有限状态机入手，分析电路状态的转换以及输出与状态的关系，然后写出驱动方程和状态方程并以此编写描述语言，代码如下：moduletop_module(inputclk,inputreset,input[3:1]s,outputregfr3,outputregfr2,outputregfr1,outputregdfr);//Givestat
xiaobaibaizzf·2024-02-13 15:08

verilog刷题笔记007

Fsmhdlc题状态转换图moduletop_module(inputclk,inputreset,//Synchronousresetinputin,outputdisc,outputflag,outputerr);reg[3:0]state;reg[3:0]next_state;always@(*)begincase(state)0:next_state=in?1:0;1:next_state
xiaobaibaizzf·2024-02-13 15:08

verilog刷题笔记

veriloglanguageAdder100i（100位加法器）moduletop_module(input[99:0]a,b,inputcin,output[99:0]cout,output[99:
Susiekejia·2024-02-13 15:08

Verilog刷题笔记30

题目：YouareprovidedwithaBCDone-digitaddernamedbcd_faddthataddstwoBCDdigitsandcarry-in,andproducesasumandcarry-out.解题：moduletop_module(input[399:0]a,b,inputcin,outputcout,output[399:0]sum);reg[99:0]cined
十六追梦记·2024-02-13 15:37

HDLBits_Verilog刷题笔记Verilog Language Basics（一）

前言这个刷题笔记是给自己复习巩固用的，包括自己在刷题的时候遇到的问题，思考，以及看了一些大佬的笔记和答案进行整理和扩充。git开源solutionshttps://github.com/viduraakalanka/HDL-Bits-Solutionsb站up脱发秘籍搬运工，呜呜这个up不管我学什么都有教程，永远也逃不开脱发的世界~https://space.bilibili.com/318808
cascleright1·2024-02-13 15:37

Verilog和Verilog-A有什么区别

Verilog和Verilog-A都是硬件描述语言，用于设计和仿真电子系统。Verilog是一种硬件描述语言，广泛用于数字电路的设计、验证和仿真。它是一种结构化的语言，用于描述数字电路的行为和结构。
幻象空间的十三楼·2024-02-13 06:44

USTC Verilog OJ Solutions

科大OJ其对应的英文版：HDLBits刷题网站01输出1moduletop_module(outputone);assignone=1;endmodule02输出0moduletop_module(outputzero);//Modulebodystartsaftersemicolonassignzero=0;endmodule03wiremoduletop_module(inputin,outp
Daniel_187·2024-02-13 05:50
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他