E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog电路设计
一文教你懂得什么什么是EMC(电磁兼容)
EMC(电磁兼容)一直是
电路设计
和PCB设计中的难题。EMS是指设备在电磁环境中可以正常工作并且不对其它的设备造成干扰。EMS可以分为两部分，一个是EMI（电磁干扰），一个是EMS（电磁敏感度）。
爱学习的王大胖子
·
2023-11-25 04:26
电路
PCB
物联网
硬件工程
iot
振南技术干货集：制冷设备大型IoT监测项目研发纪实（3）
2、
电路设计
2.1防护电路2.1.1强电防护2.1.2弱电防护（浪涌、脉冲群、静电、过压、雷击，你的电路扛得住吗？加些防护吧。）2.2电路复用（
电路设计
，仔细思考一下，不要作重复劳动。）
小超嵌入式笔记
·
2023-11-25 00:07
技术干货集
物联网
网络
振南技术干货集：制冷设备大型IoT监测项目研发纪实（4）
2、
电路设计
2.1防护电路2.1.1强电防护2.1.2弱电防护（浪涌、脉冲群、静电、过压、雷击，你的电路扛得住吗？加些防护吧。）2.2电路复用（
电路设计
，仔细思考一下，不要作重复劳动。）
小超嵌入式笔记
·
2023-11-25 00:37
技术干货集
物联网
网络
Verilog
RTL代码设计规范简单整理总结
目录1宗旨2IP的RTL设计文件的建立3TOP集成的设计文件的建立4文件头5宏定义6端口定义6.1IP设计中的端口定义6.2TOP集成中的端口定义7TOP模块的集成8参数定义9RTL设计文件主体1宗旨每个IP设计人员严格遵守一个统一的良好的编码规范，在团队协作方面可以提高代码的可读性和可维护性，可以避免自己日后再次看待代码时的不理解、避免同组人员不必要的不理解、避免IP调用者的不理解、避免后期维护
豆豆恩馨
·
2023-11-24 23:45
IC设计
verilog
代码规范
设计规范
团队开发
振南技术干货集：制冷设备大型IoT监测项目研发纪实（2）
2、
电路设计
2.1防护电路2.1.1强电防护2.1.2弱电防护（浪涌、脉冲群、静电、过压、雷击，你的电路扛得住吗？加些防护吧。）2.2电路复用（
电路设计
，仔细思考一下，不要作重复劳动。）
小超嵌入式笔记
·
2023-11-24 19:56
技术干货集
c语言
物联网
国产CS5523规格书|MIPI转EDP方案设计|替代ITE6151芯片电路原理|ASL替代联阳ITE6151
联阳的ITE6151即将停产，IT6151芯片价格较贵，
电路设计
较繁琐，整体方案BOM成本较高，那么之前用IT6151来设计MIPI转eDP方案，可以用ASL新推出的一款芯片CS5523完全替代兼容IT6151
q2755130042
·
2023-11-24 18:09
嵌入式硬件
扩展屏应用开发
php
Capstone芯片方案设计介绍|CS拓展坞功能说明|CS原厂推荐功能型号
强大的集成能力，完整的集成
电路设计
供应商链，使我
allen13723786618
·
2023-11-24 17:04
CS方案
音视频
hdmi
CS5801
电路设计
|HDMI转EDP转接板方案|HDMI2.0转EDP数据采集卡方案
CS5801国产(北京集睿致远）研发HDMI转DP/EDP(4K60)转换器方案芯片,其设计HDMI转EDP转接板方案电路：CS5801输入端可以是1080P、4K30、4K60HZ这三种规格,输出的接口可以是DP信号接口,或者是EDP信号接口,输入端HDMI由4路信号组成，支持1.62Gbps、2.7Gbps、5.4Gbps链路速率。HDMI转DP转接线带5V供电参考电路：
QQ1540182856
·
2023-11-24 17:32
HDMI转EDP
HDMI转DP
EDP接口转接板
HDMI2.0转EDP
SPI总线协议
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档目录SPI总线的定义SPI总线工作方式SPI驱动
Verilog
实现总结SPI总线的定义SPI（SerialPeripheralInterface
emm的金毛
·
2023-11-24 15:17
接口
fpga开发
Verilog
HDL中的“+:”和“-:”语法详解
Verilog
HDL中的“+:”和“-:”语法详解在FPGA开发中，
Verilog
HDL语言是广泛应用的一种硬件描述语言。
HackMasterX
·
2023-11-23 23:17
数据结构
matlab
「
Verilog
学习笔记」输入序列连续的序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesequence_detect(inputclk,inputrst_n
KS〔学IC版〕
·
2023-11-23 21:58
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」不重叠序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网题目要求检测a的序列，a为单bit输入，每个时刻可能具有不同的值，当连续的六个输入值符合目标序列表示序列匹配，
KS〔学IC版〕
·
2023-11-23 21:58
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」 输入序列不连续的序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网题目要求检测a的序列，a为单bit输入，每个时刻可能具有不同的值，且并不是每一个数据都是有效的，需要根据data_valid
KS〔学IC版〕
·
2023-11-23 21:58
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」含有无关项的序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesequence_detect(inputclk,inputrst_n
KS〔学IC版〕
·
2023-11-23 21:51
Verilog学习笔记
学习
笔记
Verilog
振南技术干货集：制冷设备大型IoT监测项目研发纪实（6）
2、
电路设计
2.1防护电路2.1.1强电防护2.1.2弱电防护（浪涌、脉冲群、静电、过压、雷击，你的电路扛得住吗？加些防护吧。）2.2电路复用（
电路设计
，仔细思考一下，不要作重复劳动。）
小超嵌入式笔记
·
2023-11-23 20:06
技术干货集
物联网
60V降压恒流芯片 高调光比LED驱动器 SL6015B替代PT4115 电路简单
其中，SL6015B是一款非常优秀的降压恒流芯片，它具有高调光比、简单的
电路设计
、低成本的优点，可以替代PT4115等传统的LED驱动器。
QQ2355368872
·
2023-11-23 19:08
单片机
嵌入式硬件
数字逻辑电路基础-时序逻辑电路之锁存器
文章目录一、锁存器简介二、
verilog
源码三、综合及仿真结果一、锁存器简介本文介绍数字逻辑电路中一种常用的基础时序逻辑电路-锁存，顾名思义，它的功能就是将输入在控制信号有效时透明传输到输出端，当控制信号无效时
zuoph
·
2023-11-23 17:50
数字电路
fpga开发
练习7-在
Verilog
中使用任务task
在
Verilog
中使用任务task1，任务目的2，RTL代码，交换3，测试代码4，波形显示1，任务目的（1）掌握任务在
verilog
模块设计中的应用；（2）学会在电平敏感列表的always中使用拼接操作
向兴
·
2023-11-23 17:13
Verilog数字系统设计教程
fpga开发
1-
verilog
的串行滤波器FIR实现
verilog
的串行滤波器FIR实现1，RTL代码2，RTL原理框图3，测试代码4，输出FIR滤波器的波形参考文献:1，基于FPGA的串行FIR滤波器设计与实现2，FPGA实现FIR滤波器1，RTL代码
向兴
·
2023-11-23 17:13
Verilog数字系统设计教程
fpga开发
练习八-利用有限状态机进行时序逻辑的设计
利用有限状态机进行时序逻辑的设计1，任务目的：2，RTL代码，及原理框图3，测试代码，输出波形1，任务目的：（1）掌握利用有限状态机实现一般时序逻辑分析的方法；（2）掌握用
Verilog
编写可综合的有限状态机的模板
向兴
·
2023-11-23 17:38
Verilog数字系统设计教程
fpga开发
笔记本电脑电源和电池充电管理
电路设计
之前的文章我有提到过为什么笔记本电源适配器基本都是19V，这里不再重复解释，想了解的伙伴可以看下我以前的文章。今天主要是介绍笔记本电脑的电源和电池管理电路是如何设计的，这种设计理念可以参照学习到别的设计上，毕竟这种充电管理的电路经常需要用到。方案一：单19V输入+电池，差压输出负载方案二：单19V输入+电池，同压输出负载方案三：单12V输入+电池，基本同压输出总结要点方案一：单19V输入+电池，差
YY_Share
·
2023-11-23 17:29
电路设计
单片机
嵌入式硬件
AT89S52单片机的最小应用系统
目录一.时钟
电路设计
1.内部时钟方式2.外部时钟方式3.时钟信号的输出二.机器周期，指令周期与指令时序1.时钟周期2.机器周期3.指令周期三.复位操作和复位电路1.复位操作2复位
电路设计
四.低功耗节电模式
dulu~dulu
·
2023-11-23 10:31
计算机网络
学习日常（考研向）
单片机
嵌入式硬件
时钟电路设计
机器周期
指令周期
声控灯程序C语言,基于51单片机的声控灯设计设计-包含完整设计与指导文件.doc...
基于单片机的智能光控路灯的设计专业：机电技术教育班级：***姓名：***学号：1664070101指导教师：***日期：2011年6月目录引言：11概况与现状分析21.1智能路灯发展的概况21.2现状分析22总体
电路设计
及方案论证
小贝德罗
·
2023-11-23 00:08
声控灯程序C语言
一段来自《
Verilog
HDL 高级数字设计》的错误
Verilog
代码
笔者之前在阅读《
Verilog
HDL高级数字设计》时的基4布斯乘法器一文时，就遇到了一段有问题的代码，而这个问题可以用
Verilog
基础：表达式位宽的确定（位宽拓展）文中的分析完美解决。
日晨难再
·
2023-11-22 17:47
数字IC
硬件工程
Verilog
fpga开发
Verilog高级数字设计
数字IC基础：有符号数和无符号数加、减法的
Verilog
设计
spm=1001.2014.3001.5482本文是对数字IC基础：有符号数和无符号数的加减运算一文中的谈到的有符号数加减法的算法进行
Verilog
实现，有关算法细节请阅读原文，本文不会过多谈到原理相关问题
日晨难再
·
2023-11-22 16:30
数字IC基础
fpga开发
硬件工程
数字IC
Verilog
硬件描述语言
硬件学习路线调研
学习路线《
Verilog
传奇》、《
Verilog
HDL高级数字设计》或者是《用于逻辑综合的VHDL》。不看书也能写出个三段式状态机就可以进入下一阶段了。
zianren
·
2023-11-22 11:55
FPGA
学习
fpga开发
FPGA UCF约束文件全解
（二）约束的主要作用（1）提高设计的工作效率对很多数字
电路设计
来说
老董1
·
2023-11-22 06:32
笔记
北邮22级信通院数电：
Verilog
-FPGA（10）第十周实验 实现移位寄存器74LS595（仿真方法验证）
跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客使用FPGA开发板验证的教程，请参考北邮22级信通院数电：
Verilog
-FPGA
青山入墨雨如画
·
2023-11-22 03:48
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（0）怎么使用modelsim进行仿真？modelsim仿真教程一份请签收~
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客最近很多uu问我怎么用quartus连接的modelsim软件进行仿真，所以这里给大家一个简要教程啦本篇文章以第九周实验：实现寄存器74LS374为例，按步骤讲解使用modelsim进行仿真的全过程，需要的uu
青山入墨雨如画
·
2023-11-22 03:44
北邮22级信通院数电实验
fpga开发
国产高云FPGA：纯
verilog
实现视频图像缩放，提供6套Gowin工程源码和技术支持
目录1、前言免责声明2、相关方案推荐国产高云FPGA相关方案推荐国产高云FPGA基础教程3、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条跨时钟FIFO图像缩放模块详解设计框图代码框图2种插值算法的整合与选择VideoFrameBuffer图像缓存DDR3MemoryInterface4、Gowin工程1：640x480不缩放操作5、Gowin工程2：640x480缩小到300x300
9527华安
·
2023-11-22 01:07
FPGA图像缩放
菜鸟FPGA图像处理专题
fpga开发
音视频
高云FPGA
图像缩放
verilog
GOWIN
「
Verilog
学习笔记」边沿检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleedge_detect(inputclk,inputrst_n,
KS〔学IC版〕
·
2023-11-22 01:35
Verilog学习笔记
学习
笔记
Verilog
思念依然无尽（20）【教育教学篇】
图片发自App一道
电路设计
题的五种解法重庆暨华中学杨永洪【例】在测定未知电阻R实验中，实验室只提供了一个电压表，两个定值电阻R1、R2，导线若干和一个电压未知的电源。
憨儿_d2cd
·
2023-11-22 00:06
模电宝典
1.拉扎维的《模拟CMOS集成
电路设计
》，我们研二模电课的教材，汪宁老师把这门课讲得可圈可点。当时没意识到有其他书，于是我就把此书读了好几遍。
diaohuan2000
·
2023-11-21 22:54
嵌入式
后端
《中国经济2019》读书笔记
1》集成
电路设计
与集成系统专业，2》国务院在《中国制造2025》的报告提出，到2020年，中国芯片自给率达到40
火炎焱燚807
·
2023-11-21 16:10
电容的耐压值是什么意思呢？
与同样大小的电池相比，电容能储存的能量要小得多，大约1w个电容存储的能量才顶一节电池存储的能量，但对于许多
电路设计
来说却足够使用了。
The Kite
·
2023-11-21 11:17
单片机
嵌入式硬件
System
verilog
中Clocking blocks
1.clockingblock的作用Clockingblock可以将timing和synchronizationdetail从testbench的structural、functional和proceduralelements中分离出来，因此sampletimming和clockingblock信号的驱动会隐含相对于clockingblock的clock了，这就使得对一些keyoperations
一只迷茫的小狗
·
2023-11-21 01:36
Systemverilog
Systemverilog
IEEE Standard for System
Verilog
Chapter 22. Compiler directives
22.1General此子句描述以下编译器指令（按字母顺序列出）：`__FILE__[22.13]`__LINE__[22.13]`begin_keywords[22.14]`celldefine[22.10]`default_nettype[22.8]`define[22.5.1]`else[22.6]`elsif[22.6]`end_keywords[22.14]`endcelldefine[
一只迷茫的小狗
·
2023-11-21 01:36
算法
【FPGA】
Verilog
：实现 RS 触发器 | Flip-Flop | 使用 NOR 的 RS 触发器 | 使用 NAND 的 RS 触发器
目录0x00RS触发器（RSFlip-Flop）0x01实现RS触发器0x02使用NOR的RS触发器0x03使用NAND的RS触发器0x00RS触发器（RSFlip-Flop）触发器（Flip-Flop）是一种带有时钟的二进制存储设备，用于存储0和1的值。只有在时钟信号的边沿转换时，存储的0或1的值才会改变。从1到0的转换称为下降沿触发，而从0到1的转换称为上升沿触发。触发器中存储的值在触发器的输
柠檬叶子C
·
2023-11-20 22:06
fpga开发
Flip-Flop
RS
触发器
ADS微带单枝短截线匹配电路的仿真
环境ADS2020《ADS2011射频
电路设计
与仿真实例》[徐兴福著][电子工业出版社][2014.05]原理图过程新建工程，并创建一个原理图，点击菜单栏Insert=》Template=》ads
秋风知我意i
·
2023-11-20 19:34
ADS
ADS
电磁仿真
混沌系统在图像加密中的应用（荷控忆阻器的混沌电路）
混沌系统在图像加密中的应用（荷控忆阻器的混沌电路）前言一、什么是电荷控制型忆阻器二、双荷控忆阻器的混沌
电路设计
三、双荷控忆阻器的混沌电路特性分析1.时序图和相图2.功率谱和庞加莱截面映射3.平衡点及其稳定性分析
Owl City、
·
2023-11-20 16:13
算法
python
图像处理
IC前端面试总结（已拿NVIDIA和字节跳动ASIC芯片实习Offer）
System
Verilog
总结System
Verilog
：由
Verilog
发展而
Ryushane
·
2023-11-20 16:16
fpga开发
【华为内部资料】《高速数字
电路设计
教材》（可下载）
与数字技术或软件相比，模拟技术人才的培养和造就仍然需要一定的实践和时间，但无论数字技术发展到任何阶段将永远离不开模拟技术。由于难度系数较大的原因，有时即便投入很多精力，如果缺乏耐心、毅力和必要的条件，投入也并非一定有回报，但一旦在一定程度上掌握了模拟应用技术，那么在未来的职业生涯中并将具有“杀手锏”一样的竞争力。为了学习这些必要的模拟技术，老师的指导是必不可少的，但是在现实中不见得谁都能够找到最合
移知
·
2023-11-20 15:04
IC
学习
集成电路
华为
建议收藏《
Verilog
代码规范笔记_华为》
华为
verilog
编程规范是坊间流传出来华为内部的资料，其贴合实际工作需要，是非常宝贵的资料，希望大家善存。
移知
·
2023-11-20 15:53
代码规范
笔记
华为
【FPGA】
Verilog
：升降计数器 | 波纹计数器 | 约翰逊计数器 | 实现 4-bit 升降计数器的 UP/DOWN
目录Ⅰ.理论部分0x00升降计数器（UPDOWNCounter）0x01波纹计数器（RippleCounter）0x02约翰逊计数器（JohnsonCounter）Ⅱ.实践部分0x00实现：升降计数器（4-bit）0x01绘制输出表0x02设计代码0x03仿真代码0x04效果演示0x05注意事项Ⅰ.理论部分0x00升降计数器（UPDOWNCounter）升降计数器(UPDOWNCounter)是一
柠檬叶子C
·
2023-11-20 14:19
fpga开发
[
verilog
] 八位比较器
八位比较器modulecode:modulecompare_8bit(equal,a,b);input[7:0]a,b;outputequal;regequal;always@(aorb)if(a>b)equal=1;elseequal=0;endmodulealways块中必须要用reg型变量，所以equal申请为reg型，如果不使用always块，也可以申请为wire型，一般来说，模块的输出数
Unknown_Fighter
·
2023-11-20 11:26
#
Verilog
verilog
比较器
VivadoAndTcl: read_
verilog
读一个或者多个
verilog
文件。
Unknown_Fighter
·
2023-11-20 11:56
#
VivadoAndTcl
fpga开发
硬件工程
fpga
一生一芯18——Chisel模板与Chisel工程构建
pwd=revg提取码:revgChisel转
Verilog
模板如下：链接:https://pan.baidu.com/s/1T9JQL5BccxqI4bscfU-JyA?
铭....
·
2023-11-20 10:38
一生一芯
scala
Chisel
「
Verilog
学习笔记」根据状态转移表实现时序电路
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网分析可得逻辑表达式为可得逻辑表达式为`timescale1ns/1nsmoduleseq_circuit(inputA
KS〔学IC版〕
·
2023-11-20 09:24
Verilog学习笔记
学习
笔记
Verilog
FPGA_IIC代码-正点原子 野火 小梅哥 特权同学对比写法（3）
时序图IIC读写操作方法汇总正点原子IIC实验工程整体框图和模块功能简介，如表下图所示：IIC驱动模块设计时钟规划状态跳转流程单次写操作的波形图如下图所示：随机读操作的波形图如下图所示：I2C驱动控制模块
Verilog
自小吃多
·
2023-11-20 08:16
FPGA
fpga开发
fir matlab fpga,基于Matlab和FPGA的FIR数字滤波器设计及实现
截位用
Verilog
HDL实现的语句是：assignFIR_out={D_temp[36],D
小漂飞啊
·
2023-11-20 05:53
fir
matlab
fpga
上一页
17
18
19
20
21
22
23
24
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他