Verilog系列教程

Linux学习日记22——vscode和cmake

+开发|Linux篇_哔哩哔哩_bilibili倾心打造|独具匠心|全面综合1.这是一个将操作系统Linux、编译器GCC、调试器GDB、IDE-VSCode、交叉编译工具CMake综合起来讲解的一个系列教程
herb.dr·2023-11-10 10:30

DC综合脚本 综合实例 smic180工艺库 AES综合 综合脚本解析

本文在linux中使用aes这个verilog实例，运行相应DC脚本生成门级网表，使用smic180标准工艺库以及IO库需要AES的DC综合源代码工艺库EDA虚拟机联系企鹅号3270516346首先在linux
chuanyi_wang·2023-11-10 07:57

DC入门（二）综合脚本

read_verilog的功能有4点，如上图。GTECH是generic-tech通用库，无工艺特性，只有逻辑特性。s
Arist9612·2023-11-10 06:53

DC 视频教程 第二课

第二课Designandtechnologydata1.载入RTL设计和逻辑库（即Verilog文件和db文件）2.载入physicaltechnology和designdata包括milkwayderectories
qq_38453556·2023-11-10 06:52

字符编码转换时发生内存越界引发的摄像头切换失败问题的排查

常用功能开发汇总（专栏文章列表，欢迎订阅，持续更新...）https://blog.csdn.net/chenlycly/article/details/124272585C++软件异常排查从入门到精通系列教程
dvlinker·2023-11-10 00:27

TCP/IP协议栈设计—TCP设计实现小结

TCP/IP协议栈设计—TCP设计实现小结设计目的：在FPGA上采用纯Verilog描述的方式，实现可定制裁剪的TCPIP硬件协议栈，并加入超时重传、滑动窗口等优化算法，最终希望实现传输速率能超过200MHz
时间看得见·2023-11-09 17:05

八分频FPGA设计

八分频FPGAVerilog设计顶层模块modulesiv(clk,pwm);inputclk;outputregpwm;reg[2:0]c;always@(posedgeclk)beginc<=c+1
Mr. Qu·2023-11-09 11:56

FPGA学习记录（1）＜使用FPGA实现5分频＞

目录一、电路中的亚稳态以及解决方式1、什么是建立时间与保持时间2、为什么需要建立时间与保持时间3、如何解决亚稳态以及方式亚稳态的传播二、系统最高时钟频率计算&流水线思想1、系统最高频率2、流水线思想三、Verilog
雨觞醉月·2023-11-09 11:54

通用奇数分频FPGA设计

奇数分频FPGA设计--完整Verilog程序为CSDN资源的clk_div3模块部分核心程序：仿真结果：小结：上述程序思路。
时间看得见·2023-11-09 11:22

【FPGA学习】时钟分频

无论是分频还是倍频，我们都有两种方法，一种你是使用pll核，另外一种是手动用veriloghdl描述。（适用于整数比的分频），只
jkgkj·2023-11-09 11:19

Flutter项目配置-4-闪屏页配置

建议先将Flutter官方文档过一遍，本系列教程FlutterSDK>=3.10.0一、Flutter沉浸式状态栏根据个人需要将此代码添加到指定位置，我这里是将此代码添加到全局main.dartimport'package
梨花炖海棠·2023-11-09 11:10

全网最细的SpringBoot3系列教程

1、开发第个SpringBoot应用创建POM因为是3.0.0-M1版本，是程碑版本，不是正式发布版，需要从Spring提的Maven仓库中才能下载到3.0.0-M1版本的依赖包，需要在pom.xml件中单独指定仓库地址。如果使的是正式版，是不需要加下这段配置的??????????spring-snapshots??????https://repo.spring.io/snapshot??????
web15085599741·2023-11-09 10:58

Verilog 学习第十节（使用ram/rom IP核写入数据并测试）

ram初始配置首先点击侧边栏的IPCatalog并在搜索框中搜索ram，有两种ram形式，块状ram更有利于处于数据量比较大的数据，这里我们选择第二种之后根据需要选择单端口的只读存储器，并设置使能为总使能~设置好端口宽度与深度并加入初始化数据后开始编写代码rom测试代码编写`timescale1ns/1psmoduletbPossRam();regclka;regena;regwea;reg[14
Pluviophile_miao～·2023-11-09 09:27

Verilog 学习第二节（设计一个以1s频率闪烁的LED灯）

设计一个以1s频率闪烁的LED灯（亮灭各500ms）思考步骤：fpga开发板上默认的时钟频率是50MHz，就是20ns闪烁一次，若要完成500ms闪烁一次的话就需要进行计数，500ms/20ns=25000000次，需要设置一个计数变量cnt进行记录，其位数应该等于25位，然后需要注意的是从0开始计数到25000000-1次的时候就可以了，不要记到整，因为它还需要进行个归零状态也需要一次时钟计数e
Pluviophile_miao～·2023-11-09 09:56

Verilog 学习第五节（串口发送部分）

小梅哥串口部分学习part1串口通信发送原理串口通信发送的Verilog设计与调试串口发送应用之发送数据串口发送应用之采用状态机实现多字节数据发送串口通信发送原理1：串口通信模块设计的目的是用来发送数据的
Pluviophile_miao～·2023-11-09 09:56

Verilog 学习第八节（数码管段码显示）

共阴极数码管：低电平端接的都是0，高电平端哪里设置为1，哪里就亮~共阳极数码管与之相反~视觉暂留：对于三位的共阴极数码管第0.01s：让数码管0的a段亮，其他数码管全灭Sel0为高电平，sel1和sel2为低电平A段为低电平第0.02s：让数码管1的b、c段亮，其他数码管全灭Sel1为高电平，sel0和sel2为低电平B和C段为低电平第0.03s：让数码管2的e段亮，其他数码管全灭Sel2为高电平
Pluviophile_miao～·2023-11-09 09:56

Verilog 学习第九节（DDS原理）

一个完整的周期，被分成了2^32个点，输出32个点，每1ms输出一个点，得到一个完整周期的波形。2^32/32=2^27B:频率控制字Fo=Fclk/(2^N/B)=Fclk*B/2^N根据图像计算得：频率为1000000000/1315200=760根据上面的公式计算得：50MHz*10^16/2^32=762可知计算正确~moduleDDS_Module(inputClk,inputReset
Pluviophile_miao～·2023-11-09 09:56

Verilog使用vscode

Toolssettingtexteditorvscode文件路径[linenumber]:[filename]（可能会出错，可以去vscode确认打开的文件路径，后经调整后改为vscode文件路径[filename]）安装插件搜索Verilog
小昊☆·2023-11-09 09:37

全景丨0基础学习VR全景制作，后期篇第十四章：利用蒙版航拍补天

欢迎收看蛙色VR系列教程之PS利用蒙版航拍补天。我们之前已经教过大家如何进行航拍调色，不知道大家学的怎么样呢？
蛙哥有话说·2023-11-09 08:10

0基础学习VR全景平台篇第119篇：利用蒙版航拍补天 - PS教程

欢迎收看蛙色VR系列教程之PS利用蒙版航拍补天。我们之前已经教过大家如何进行航拍调色，不知道大家学的怎么样呢？
蛙哥有话说·2023-11-09 08:09

Spring Boot 3.x- 构建RESTful API

系列文章目录系列文章:SpringBoot3.x系列教程文章目录系列文章目录一、什么是REST二、RESTfulAPI设计原则三、SpringBoot3构建RESTfulAPI1.新建项目导入依赖库2.
laopeng301·2023-11-09 05:52

hdlbits系列verilog解答（always块nolatch语句）-36

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述假设您正在构建一个电路来处理来自游戏的PS/2键盘的扫描码。设定接收到的最后两个字节的扫描码，您需要指示是否按下了键盘上的一个箭头键。
zuoph·2023-11-09 05:12

hdlbits系列verilog解答（always块casez语句）-35

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述为8位输入构建优先级编码器。给定一个8位向量，输出应报告向量中的第一个（最低有效）位，即1。如果输入向量没有高位，则报告零。
zuoph·2023-11-09 05:42

Autosar Configuration(十五）SomeIP之配置LdCom和PduR

本系列教程是根据实际项目开发中总结的经验所得，如发现有不对的地方，还请指正。
king110108·2023-11-09 05:07

hdlbits系列verilog解答（always块条件语句）-37

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述Verilog有一个三元条件运算符（？：）很像C语言：(condition?
zuoph·2023-11-09 05:33

python自带文本编辑器是_python小项目之文本编辑器

高考完后这么久才想起这系列教程，实在抱歉，现在该来继续教程了。本节利用前面所学知识，来完成一个小工具——文本编辑器！tkinter在实现文本编辑器之前，先来了解下tkinter这个python库。
weixin_39640849·2023-11-09 01:00

Appium入门自动化测试 —— 初识Appium以及安装与配置

初识Appium以及安装与配置前言昨天我有说开始推送Appium系列教程，我也是在百忙之中抽出时间来更新。希望各位朋友多多支持多多转发。让我们共同学习，一起成长。
测试界的吴彦祖·2023-11-08 22:02

【实验报告】LFM信号产生与频谱分析（记录一次实验：《电类综合实验》）

其次使用VerilogHDL进行模块的设计。再次利用Modelsim软件与Q
lu-ming.xyz·2023-11-08 20:48

大数据和智能数据应用架构系列教程之：大数据与智能推荐

作者：禅与计算机程序设计艺术1.简介随着互联网、移动互联网等新技术的不断发展和普及，信息overload和海量数据的产生，使得数据处理、分析和决策成为一个新的商业模式。利用大数据所提供的数据，可以提升各类企业的效率和竞争力。据调查显示，中国90后、00后年轻人占到了互联网+服务消费者群体的85%，具有高素质、热衷于学习、追求实用主义的性格特征，他们对大数据感兴趣，并愿意用自己的知识和经验为组织创造
禅与计算机程序设计艺术·2023-11-08 19:33

URP 系列教程 | URP 中的延迟渲染技术

摘要延迟渲染技术其本质是通过将几何通道与光照通道分离，能够以比标准多通道前向渲染器更低的成本渲染更多的灯光。Unity在URP12.0以及以上版本中添加了对延迟渲染路径的支持。我们目前可以在Unity2021.2及以上版本中进行体验这个功能。1.前言我在2021年Unity深圳Openday的URP演讲中，提到过延迟渲染是海量灯光的解决方案，会后就收到许多小伙伴私信希望可以详细讲解下，所以本期教程
KervenGame·2023-11-08 15:02

Vue监视属性+绑定class/style样式+条件渲染+列表渲染+Vue中key的作用与原理，尚硅谷Vue系列教程学习笔记（3）

尚硅谷Vue系列教程学习笔记（3）参考课程：《尚硅谷Vue2.0+Vue3.0全套教程丨vuejs从入门到精通》参考链接：https://www.bilibili.com/video/BV1Zy4y1K7SH
wyypersist·2023-11-08 11:23

Vue中列表过滤+监测数据原理（数组案例）+Vue中过滤器的使用+v-text指令，尚硅谷Vue系列教程学习笔记（4）

尚硅谷Vue系列教程学习笔记（4）参考课程：《尚硅谷Vue2.0+Vue3.0全套教程丨vuejs从入门到精通》参考链接：https://www.bilibili.com/video/BV1Zy4y1K7SH
wyypersist·2023-11-08 11:23

Vue脚手架的使用+render函数+ref属性+props配置项+mixin混入+scoped样式+TodoList案例（静态）解析，尚硅谷Vue系列教程学习笔记（7）

尚硅谷Vue系列教程学习笔记（7）参考课程：《尚硅谷Vue2.0+Vue3.0全套教程丨vuejs从入门到精通》参考链接：https://www.bilibili.com/video/BV1Zy4y1K7SH
wyypersist·2023-11-08 11:23

[转载] python标准库系列教程(三)——operator库详细教程

参考链接：Python中的Inplace运算符|2(ixor()，iand()，ipow()等)python进阶教程机器学习深度学习长按二维码关注进入正文Python基础学习：operator模块声明：functools,itertools,operator是Python标准库为我们提供的支持函数式编程的三大模块，合理的使用这三个模块，我们可以写出更加简洁可读的Pythonic代码，本次的系列文章
ey_snail·2023-11-08 09:15

Python量化数据仓库搭建3：数据落库代码封装

Python量化数据仓库搭建3：数据落库代码封装本系列教程为量化开发者，提供本地量化金融数据仓库的搭建教程与全套源代码。我们以恒有数(UDATA)金融数据社区为数据源，将金融基础数据落到本地数据库。
恒生LIGHT云社区·2023-11-08 08:07

Python量化数据仓库搭建系列3：数据落库代码封装

Python量化数据仓库搭建系列3：数据落库代码封装本系列教程为量化开发者，提供本地量化金融数据仓库的搭建教程与全套源代码。
算法爱好者。·2023-11-08 08:37

【Verilog数字系统设计——方式可控的移位寄存器】

Verilog数字系统设计——方式可控的移位寄存器题目编程实现方式可控的移位寄存器，移位方式共有四种：a、自循环左移；b、带进位位循环左移；c、自循环右移；d、带借位位的循环右移。寄存器异步复位。
+1 ^_^·2023-11-08 02:23

杭电数字电路课程设计——移位寄存器

（2）掌握灵活运用VerilogHDL语言进行各种描述与建模的技巧和方法。
Jackson_陈·2023-11-08 02:22

Verilog学习笔记——时序逻辑（shift register移位寄存器）

1.4位移位寄存器4-bitshiftregistermoduletop_module(inputclk,inputareset,//asyncactive-highresettozeroinputload,inputena,input[3:0]data,outputreg[3:0]q);always@(posedgeclkorposedgeareset)beginif(areset)qmodul
weixin_43911447·2023-11-08 02:22

Verilog——74HC194多功能双向移位寄存器

Verilog——74HC194多功能双向移位寄存器设计思路代码实现设计模块测试模块仿真结果设计思路根据74HC194的功能表进行行为级建模，如下图：代码实现设计模块//filename:74HC194
是岳岳呀·2023-11-08 02:20

移位寄存器（左移、右移、双向）的Verilog实现

移位寄存器（左移、右移、双向）的Verilog实现移位寄存器的功能和电路形式较多，按移位方向分有左移、右移、和双向移位寄存器；按接收数据方式分为串行输入和并行输入；按输出方向分为串行输出和并行输出。
ECC&SM9·2023-11-08 02:19

verilog数字系统设计——串入并出移位寄存器

一、串入并出移位寄存器1.1、概念串入并出移位寄存器：串行数据，经过几个时钟周期，在移位寄存器中，最终输出并行的数据。2.1、串入并出设计图端口解释：a)i_clk:串口时钟b)i_rest:模块复位信号c)i_data:串口输入端d)i_ena:片选信号e)i_full:模块输入缓冲器已满（提醒发送端停止发送）f)o_ready:模块输出缓冲器已准备好数据（提醒并行接收端可以接收数据了）g)o_
masterHu_·2023-11-08 02:48

串并转换（串入并出、并入串出、移位寄存器法和计数器法|verilog代码|Testbench|仿真结果）

串并转换一、前言二、串行输入并行输出转换2.1移位寄存器实现串行输入并行输出2.11移位寄存器实现串行输入并行输出2.12verilog代码2.13Testbench2.14仿真结果2.2计数器实现串行输入并行输出
Loudrs·2023-11-08 02:16

HDLBits(九)学习笔记——verilog实现移位寄存器、More Circuits（三输入查找表）

文章目录一、知识储备1、采用位拼接技术实现移位寄存器1.1左移1.2右移二、HDLBits题目练习Shift4四位移位寄存器Rotate100Shift18Lfsr53位LSFRLfsr32shiftregistern位移位寄存器3-inputLUTRule90Rule100一、知识储备1、采用位拼接技术实现移位寄存器1.1左移舍去高位，让输入补低位。（波形中out是16位表示的）modulein
Fighting_FPGA·2023-11-08 02:15

verilog——移位寄存器

在Verilog中，你可以使用移位寄存器来实现数据的移位操作。移位寄存器是一种常用的数字电路，用于将数据向左或向右移动一个或多个位置。这在数字信号处理、通信系统和其他应用中非常有用。
猫一样的女子245·2023-11-08 02:45

关于小白如何学FPGA这件事

关于小白如何学FPGA这件事注意点：如果输入信号在最终没有输出，verilog是不会各这个信号分配资源的。
奈奎斯特不稳定·2023-11-08 00:26

Verilog例化时传递参数，例化格式

例化时传递参数，例化格式在例化模块时可以改变模块中parameter的值。例如：modulemoduleadder_16(inputa,inputb,outputsum);parametertime_delay=0;parametertime_count=0;/*codehere*/endmodule例化它：adder_16#(4,9)ADD0(.a(in1),.b(in2),.sum(out1)
Glingli·2023-11-07 23:00

0基础学习VR全景平台篇第118篇：利用动作录制器功能避免重复操作 - PS教程

欢迎收看蛙色VR系列教程之PS利用动作记录器节约补地时间。大家拍摄在补地的时候，利用插件选择输入输出选项的时候，每次重复操作十分繁琐，那有没有什么方法可以快速操作呢。
蛙哥有话说·2023-11-07 23:15

【Java技术专题】「入门到精通系列教程」深入探索Java特性中并发编程体系的原理和实战开发指南（ 线程基础技术专题）

深入探索Java特性中并发编程体系的原理和实战开发指南并发编程介绍什么是并发编程并发编程的好处是什么并发编程的挑战是什么并发编程模型有哪些如何学习并发编程本系列专题文章大全实战原理计算的问题简单的方法：更快的CPU来遍历靠谱的方法：分而治之来处理进一步的办法：Fork/Join技术线程是并发编程的基础线程技术选型内存中的可见部分synchronized同步机制保证原子性和可见性锁的类型和范围线程的
洛神灬殇·2023-11-07 20:59

Gin框架入门实战系列教程之Gin环境搭建 Gin程序的热加载 Gin路由 GET POST PUT DELETE

Gin框架入门实战系列教程之Gin环境搭建Gin程序的热加载Gin路由GETPOSTPUTDELETE主讲教师：（大地）在线文档见网盘下载：百度网盘请输入提取码提取码：abcd一、Gin介绍Gin是一个
yuanlaile·2023-11-07 19:04
上一页 27 28 29 30 31 32 33 34 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他