E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog编程练习
基于
Verilog
的经典数字电路设计（1）加法器
基于
Verilog
的经典数字电路设计（1）加法器版权所有，新芯设计，转载文章，请注来源引言一、半加器的
Verilog
代码实现和RTL电路实现一、全加器的
Verilog
代码实现和RTL电路实现引言 加法器是非常重要的
新芯设计
·
2025-03-10 04:26
1
专栏革新中
禁止订阅！！！
FPGA
Verilog
加法器
数字
IC
设计
IC
FPGA学习——
verilog
捕捉信号上升沿下降沿
在FPGA使用中，常常需要进行信号的边沿检测，如在串口通信中，需要检测接收信号的下降沿来判断串口的的起始位。常用的方法就是：设计两个一位的寄存器，用来接收被检测的信号，系统时钟来一次记一次输入信号，如果用了两个寄存器直接异或就可以了；使用高频的时钟对信号进行采样，因此要实现上升沿检测，时钟频率至少要在信号最高频率的2倍以上，否则就可能出现漏检测。代码如下：moduleedge_detect(sys
or_to
·
2025-03-09 21:59
FPGA
fpga开发
学习
FPGA学习篇——
Verilog
学习4（常见语句）
1.1结构语句结构语句主要是initial语句和always语句，initial语句它在模块中只执行一次，而always语句则不断重复执行，以下是一个比较好解释的图:(图片来源于知乎博主罗成，画的很好很直观！)1.1.1initial语句initial语句它在模块中只执行一次。它常用于测试文件的编写，用来产生仿真测试信号(激励信号)，或者用于对存储器变量赋初值。语法格式：initialbegin.
ooo-p
·
2025-03-09 20:21
Verilog学习
fpga开发
学习
FPGA学习笔记（二）
Verilog
语法初步学习(语法篇1)
FPGA系列文章目录一、FPGA学习笔记（一）入门背景、软件及时钟约束二、FPGA学习笔记（二）
Verilog
语法初步学习(语法篇1)三、FPGA学习笔记（三）流水灯入门FPGA设计流程四、FPGA学习笔记
贾saisai
·
2025-03-09 10:02
FPGA学习
fpga开发
学习
1024程序员节
Verilog
学习方法—基础入门篇（一）
前言：在FPGA开发中，
Verilog
HDL（硬件描述语言）是工程师必须掌握的一项基础技能。它不仅用于描述数字电路，还广泛应用于FPGA的逻辑设计与验证。
博览鸿蒙
·
2025-03-09 09:21
FPGA
fpga开发
【从零开始学习计算机科学】数字逻辑（五）
Verilog
HDL语言
【从零开始学习计算机科学】数字逻辑（五）
Verilog
HDL语言
Verilog
HDL语言8位全加器8位计数器2位比较器三态驱动器
Verilog
HDL模块的结构模块声明。端口定义。信号类型。
贫苦游商
·
2025-03-09 05:31
学习
fpga开发
数字逻辑
verilog
HDL
硬件开发
逻辑电路
基于FPGA的图像中值滤波
Verilog
实现及MATLAB辅助验证
基于FPGA的图像中值滤波
Verilog
实现及MATLAB辅助验证图像处理是计算机视觉和图像识别领域的重要组成部分。
CodeWG
·
2025-03-09 04:26
fpga开发
matlab
开发语言
python图形
编程练习
_Python核心编程习题之五——GUI编程
1.请描述窗口服务器和窗口客户端的角色窗口系统使软件服务器，GUI应用是客户端，需要在端窗口环境中执行的程序，并且在窗口系统中进行显示。2.请描述父控件和子控件的关系控件可以单独存在，也可以作为容器存在。如果一个控件包含其他控件，就可以将其认为是那些控件的父控件，相应的，如果一个控件被其他控件包含，则认为是那个控件的子控件。3.修改tkhello.py脚本，使用你的自定义消息替代"HelloWor
weixin_39864682
·
2025-03-09 04:53
python图形编程练习
建筑兔零基础自学python记录36|
编程练习
2
(1)//整除举例：17884161.28等于多少万？print(17884161.28//10000)得到1788.0不需要小数则用：print(int(17884161.28//10000))结果：1788（2）%取余（modulus）print(int(17884161.28%10000))结果：416117884161.28÷10000=1788.416128综合练习题目1：人民币与越南盾
阿克兔
·
2025-03-07 02:54
python
兔兔学习
python
开发语言
verilog
练习：HRPWM 模块设计
文章目录前言1.HRPWM代码示例：1.1关键设计说明：2.HRPWM温度补偿和动态校准2.1关键增强功能说明：2.2校准流程验证方法：2.3性能优化建议：前言需要考虑如何用System
Verilog
实现这些功能
啄缘之间
·
2025-03-05 19:34
Verilog
项目练习
学习资料总结
fpga开发
学习
sv
uvm
verilog
测试用例
java学习.五
学习笔记：（1）Map集合1.Map集合的初步认识：2.Map集合的特点和常用方法3.Map集合的遍历4.Map集合的底层原理（2）Collections工具类1.Collections的常用方法三、
编程练习
羽沢31
·
2025-03-05 01:28
学习
用
verilog
实现3-8译码器和全加器
二、使用步骤1.引入库2.读入数据总结提示：以下是本篇文章正文内容，下面案例可供参考一、用
verilog
实现3-8译码器首先在一个磁盘上创建一个文档。如下图：在文档中在创建两个文档来储存项目和代码。
珠泪美人鱼
·
2025-03-04 11:37
fpga开发
C++ Primer Plus
编程练习
题 第二章 开始学习C++
1.姓名和地址#includeusingnamespacestd;intmain(){stringname;cout>name;stringdress;cout>dress;coutusingnamespacestd;intmain(){intl;cout>l;intm=220*l;coutusingnamespacestd;voidmice(void){coutusingnamespacestd
MYX_309
·
2025-03-03 12:14
C++
Primer
Plus
编程练习题
c++
开发语言
学习
【HDLbits--FSM状态机】
1.6FSM示例1单输入单输出FSM2双输入单输出FSM3真指标状态4MooreFSMdemo5时序图和状态图写状态机【博客首发于微信公众号《漫谈芯片与编程》，欢迎大家关注，多谢大家】1.6FSM介绍在
Verilog
中古传奇
·
2025-03-01 11:22
HDL
HDL
验证环境中为什么要用virtual interface
在UVM（UniversalVerificationMethodology）中使用virtualinterface的主要目的是解决System
Verilog
接口（interface）的静态特性与UVM验证环境的动态特性之间的不匹配问题
m0_71354184
·
2025-02-28 07:56
systemverilog
6. 示例：用mailbox实现生产者-消费者模型
生产者-消费者模型2示例三：生产者-消费者模型3示例四：生产者-消费者模型41.完整代码示例2.仿真步骤3.关键代码解析4.波形与日志分析5.常见问题与解决6.扩展练习前言以下是一个完整的System
Verilog
啄缘之间
·
2025-02-25 16:27
UVM学习计划表
学习
verilog
测试用例
sv
uvm
【
Verilog
--Procedures】
Verilog
--Procedures1.4Procedures1.4.0CombVSClocked1.4.1always-if1.4.1.1Avoidlatches1.4.2case【博客首发于微信公众号
中古传奇
·
2025-02-25 10:45
HDL
HDL
Linux下VCS与Verdi联合仿真（
Verilog
与VHDL混仿）
1.介绍本篇简单介绍一下如何通过VCS与Verdi实现混合仿真，在学习过程中也遇到了很多头疼的问题，因此通过一些例子简要总结一下，当然，也希望对各位小伙伴有所帮助。很多公司ASIC设计所使用的还是更加专业的EDA软件，即Synopsys下的VCS、Verdi这种（Vivado大多针对于自家FPGA），VCS编译速度极快，仿真效率高，Verdi支持信号追溯、无缝增加信号波形等功能。2.使用环境：Li
超能力MAX
·
2025-02-25 08:29
fpga开发
FPGA基础知识----第三章 第2节 综合和仿真
第2节综合和仿真2.1综合
Verilog
是硬件描述语言，顾名思义，就是用代码的形式描述硬件的功能，最终在硬件电路上实现该功能。
原来如此呀
·
2025-02-24 02:26
FPGA学习之旅
fpga
verilog
（14）FPGA与GPU区别
入门与提升课程介绍3）FPGA简介4）FPGA与GPU区别5）技术交流6）参考资料2FPGA入门与提升课程介绍1）FPGA入门与提升文章目的是为了让想学FPGA的小伙伴快速入门以及能力提升；2）FPGA基础知识；3）
Verilog
HDL
宁静致远dream
·
2025-02-24 01:18
FPGA入门与提升（培训课程）
fpga开发
lattice hdl实现spi接口
展示了如何在Lattice工具链中使用HDL语言（例如
Verilog
）来配置SPI接口：lattice工程顶层：spi_slave_top.v`timescale1ns/1psmodulespi_slave_top
寒听雪落
·
2025-02-23 21:53
FPGA专栏_verilog
fpga开发
verilog
基础知识
一，
Verilog
和VHDL区别全世界高层次数字系统设计领域中，应用
Verilog
和VHDL的比率是80％和20％；这两种语言都是用于数字电路系统设计的硬件描述语言，而且都已经是IEEE的标准。
寒听雪落
·
2025-02-22 19:32
FPGA专栏_verilog
fpga开发
大学实验课设无忧 ------ 基于FPGA动态数码管数字时钟
该设计基于XilinxFPGA开发板，使用
Verilog
HDL编写代码，适合初学者学习和参考。
FPGA猫
·
2025-02-21 02:00
大学实验课设无忧
fpga开发
FPGA设计怎么学？薪资前景好吗？
数字前端设计必备技能1、熟悉数字电路设计2、熟悉
Verilog
或VHDL3、熟悉异步电路设计4、熟悉FIFO的设计5、熟悉UNIX系统及其工具的使用6、熟悉脚本语言Perl、Shell、Tcl等7、熟悉
博览鸿蒙
·
2025-02-20 20:47
FPGA
fpga开发
[
Verilog
]带使能端的级联BCD码计数器 - 以时钟计数器为例
问题描述//模块声明moduletop_module(inputclk,inputreset,inputena,outputpm,output[7:0]hh,output[7:0]mm,output[7:0]ss);前置知识:BCD码:将十进制数的每一位(0~9)按序,用4位2进制数表示Decimal=[3:0]Binary(78)10=(0111,1000)BCDDecimal=[3:0]\Bi
Jason_Tye
·
2025-02-16 17:14
fpga开发
[
Verilog
]模块实例化驱动的理解
笔者在复习刷题HDLBits时,对模块实例化时,接口的驱动有了更深理解.问题描述实现100位的带涟漪进位(ripple-carry)的全加器处理过程这是一个纯组合逻辑电路,除了可能在CombinationalBlocksalways@(*)中进行的赋值外,无需reg,所以默认的wire类型不予显式.首先实现单位全加器full_addermodulefadd(inputa;inputb;inputc
Jason_Tye
·
2025-02-16 15:57
fpga开发
- `always @(posedge opt_txclk)` 触发后，调用内部有 `@(posedge opt_txclk)`的task
Verilog
的事件调度机制always@(posedgeopt_txclk)每当opt_txclk出现上升沿时，always块会被触发，进入执行状态。任务中的@(posedgeopt_txcl
零度随想
·
2025-02-13 08:41
fpga开发
均薪23W还缺人，FPGA工程师到底有多重要?
FPGA工程师的核心职责FPGA工程师主要负责FPGA的开发、调试和优化，具体包括：逻辑设计与实现：使用
Verilog
/VHDL等硬件描述语
博览鸿蒙
·
2025-02-10 20:22
FPGA
fpga开发
Verilog
实现 FPGA 复杂算法的案例
有许多利用
Verilog
实现FPGA复杂算法的案例。例如，有一个项目是在FPGA中用
Verilog
实现开方运算。
百态老人
·
2025-02-09 14:55
fpga开发
XY2-100协议解析
前言XY2-100及XY2-100-E协议被广泛地应用于激光振镜的控制中，本文将从激光振镜控制原理，接口引脚定义，协议时序，以及
verilog
代码实现实现这几个角度展开本文。
李逍遥lzx
·
2025-02-09 14:51
fpga开发
XY2-100的
Verilog
实现
xy2_100.vmodulexy2_100(inputclk,inputtx_init,//当产生上升沿时，开始发数据inputwire[15:0]x_pos,inputwire[15:0]y_pos,inputwire[15:0]z_pos,outputclk_2MHz_o,//输出2MHz时钟outputsync_o,outputx_ch_o,outputy_ch_o,outputz_ch_
csdn_gddf102384398
·
2025-02-09 13:15
fpga开发
【了不起的芯片底层】-
verilog
设计实例
序列检测器作用：从一串码流中检测出指定序列10010，监测到一个序列后就输出一个高电平。设计状态转换机制：初始是IDLE态，然后输入1后进入A状态，输出0；输入0依然保持IDLE，输出0；在A状态，输入0进入B状态，输出0；输入1进入F中间态，输出0；在B状态，输入0进入C状态，输出0；输入1进入G中间态，输出0；.....以此类推所有状态。一共8个状态，需要3位记录状态的寄存器，实现代码如下：/
huxixi_2
·
2025-02-08 11:00
数字IC
fpga开发
Verilog
语法篇 硬件描述语言
Verilog
是一种硬件描述语言，用于设计、模拟和综合数字电路和系统。它主要用于描述ASIC（专用集成电路）或FPGA（现场可编程门阵列）等硬件设备的结构和行为。
7yewh
·
2025-02-08 10:56
【FPGA
知识点笔记汇总】
fpga开发
硬件工程
驱动开发
arm开发
物联网
iot
【
Verilog
中的function和task可综合用法】
Verilog
中的function和task用法1概念1.1VS1.2function1.3task1.4示例【博客首发于微信公众号《漫谈芯片与编程》，欢迎专注一下，多谢大家】在
Verilog
中，function
中古传奇
·
2025-02-08 09:15
HDL
Verilog
基础（三）：过程
过程(Procedures)-Always块–组合逻辑(Alwaysblocks–Combinational)由于数字电路是由电线相连的逻辑门组成的，所以任何电路都可以表示为模块和赋值语句的某种组合.然而，有时这不是描述电路最方便的方法.两种alwaysblock是十分有用的：组合逻辑：always@(*)时序逻辑：always@(posedgeclk)always@(*)就相当于赋值语句–ass
TrustZone_
·
2025-02-06 17:52
IC验证之旅
fpga开发
verilog
验证工具：VCS简要教程
我们主要使用的工具将是VCS（
Verilog
编译器仿真器）和VirSim，后者是VCS的图形用户界面，用于调试和查看波形。
TrustZone_
·
2025-02-06 06:03
IC验证之旅
IC
Python Pandas | 数据分析
编程练习
100例笔记
#课程视频网站：PythonPandas数据分析，
编程练习
100例_哔哩哔哩_bilibili#目前更新到视频69正在自学pythonpandas。
yatingliu2019
·
2025-02-05 23:41
python
数据分析
开发语言
验证工具：VCS与Verdi介绍
VCSVCS，全称
Verilog
CompileSimulator，是Synopsys公司的一款
Verilog
仿真工具。
TrustZone_
·
2025-02-05 20:23
IC验证之旅
fpga开发
Verilog
基础（五）：时序逻辑
时序逻辑(SequentialLogin)锁存器与触发器-D-触发器(Dflip-flops)D-触发器可以存储一个bit数据并根据时钟信号周期的更新数据，一般是由正边沿触发.D-触发器由逻辑合成器(Logicsynthesizer)在使用"Alwaysblock"时创建(参见AlwaysBlock2).D-触发器是"组合逻辑块之后连接触发器"的最简单形式，其中组合逻辑部分只是一个wire类型变量
TrustZone_
·
2025-02-05 20:19
IC验证之旅
fpga开发
verilog
编程AI深度实战：自己的AI，必会LangChain
博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让
verilog
relis
·
2025-02-05 18:09
编程AI：企业级开发深度实战
python
langchain
rag
知识库
芯片设计
ai
大模型
（16）System
Verilog
联合体union详解
（16）System
Verilog
联合体union详解1.1目录1）目录2）FPGA简介3）System
Verilog
简介4）System
Verilog
联合体union详解5）结语1.2FPGA简介FPGA
宁静致远dream
·
2025-02-05 04:58
System
Verilog教程
stm32
深度学习
机器学习
FPGA约束：如何生成时钟多路复用器及时钟约束？
本文将介绍如何使用
Verilog
HDL编写时钟多路复用器，并为其生成合适的时钟约束。时钟多路复用器的实现代码如下所示：moduleclk_mux#(paramet
编码实践
·
2025-02-05 02:39
fpga开发
matlab
System
Verilog
模块定义例化及接口
今天我们主要跟随《漫游》模块定义例化（7.2节）及接口（7.3节）模块定义及例化这里，我们主要强调一个地方，就是参数化及宏的使用。在实际项目中，参数化是和宏是非常常用的。在设计中，我们要求所有变量都要通过宏来表示，没有宏名称表示的数字，我们会戏称其为“魔鬼数字”，因为其含义需要追溯才能理解，不便于调试及模块代码传承。但是验证环境中，由于需要兼顾效率，所以要求没有这么严格。接口这里，我们一定是采用连
pilxpi
·
2025-02-04 23:50
功能测试
编程AI深度实战：使用 tree sitter 构建更好的代码库地图
博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让
verilog
relis
·
2025-02-04 14:09
编程AI：企业级开发深度实战
AI
大模型
编程
代码库
tree
sitter
上下文
嵌入
编程AI深度实战：让
verilog
不再是 AI 的小众语言
系列文章：编程AI深度实战：私有模型deepseekr1，必会ollama-CSDN博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客
relis
·
2025-02-04 14:08
编程AI：企业级开发深度实战
vim
verilog
rule
lint
芯片设计
ai
大模型
编程AI深度实战：给vim装上AI
博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让
verilog
relis
·
2025-02-04 13:33
编程AI：企业级开发深度实战
vim
ai
chat
大模型
芯片设计
ide
编程
System
Verilog
变量的符号
过年这几天，偷懒了，没有认真创作，但是素材收集了一些，今天专门聊聊变量的符号，我们只从书中的一个点来切入。引用《漫游》原文：从仿真器得到的结果是：如果按照有符号和无符号的类型划分，那么可以将常见的变量类型划分为：·有符号类型：byte、shortint、int、longint、integer。·无符号类型：bit、logic、reg、net-type（如wire、tri）。上文的“signed_v
pilxpi
·
2025-02-03 23:05
功能测试
nios ii FIFO读取FPGA数据交互实验1
最终的硬件
verilog
代码如下（部分代码需要在生成Qsys文件之后才能编译通过）：modulework(CLOCK_50,KEY,SW,LEDR);inputCLOCK_50
尼德兰的喵
·
2025-02-03 22:05
FPGA相关
EDA工具使用笔记
NiOS
ii
altera
quartus
硬件
fpga
第14篇：2线-4线译码器
用
Verilog
过程结构always表示部分代码：使用DE2-115开发
Terasic友晶科技
·
2025-02-03 02:50
数字逻辑（DE2-115）
fpga开发
【教程4＞第5章＞第22节】基于FPGA的Gardner环实现——时偏误差检测模块
入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB/Simulink联合开发入门与进阶X例》目录1.软件版本2.时偏误差检测模块的FPGA实现2.1原理回顾2.2
verilog
fpga和matlab
·
2025-02-03 00:26
#
fpga开发
Gardner环
时偏误差检测
教程4
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他