E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog编程练习
编程练习
-寻找最长回文串
又是很久没有练习了,前段时间的字节跳动和阿里笔试题,真的是惨绝人寰,这道题,难度定义为中等,又做了一个小时,哎,为秋招深深的担忧啊!题目来源LeetCode给定一个字符串s,找到s中最长的回文子串。你可以假设s的最大长度为1000。示例1:输入:"babad"输出:"bab"注意:"aba"也是一个有效答案。示例2:输入:"cbbd"输出:"bb"分析从它的示例可以看出,回文分为两种,奇数长度的回
weixin_30929295
·
2025-01-31 19:53
数据结构与算法
java
Verilog
系统函数实现单精度float、双精度doble浮点类型和整型之间互相转换
标准
verilog
支持双精度double类型和十六进制64位数据相互转换,使用$realtobits和$bitstoreal系统函数使用示例://test_tb.v`timescale1ns/1psmoduletest_tb
whik1194
·
2025-01-30 12:53
Xilinx
FPGA
ZYNQ
verilog
systemverilog
I2C协议与FPGA开发教程_VHDL/
Verilog
实现
内容涵盖了I2C基础知识、通信模式、总线仲裁机制,以及用VHDL和
Verilog
语言实现I2C控制器的方法。
侯昂
·
2025-01-30 12:50
verilog
Matlab GPS C/A码发生器.
本文所涉文献资料均为开源免费,参考文献、声明链接等均写在文末。1.C/A码简要介绍GPS卫星信号包括载波信号、测距码和数据码.其中的测码粗码即C/A码(CoarseAcquisitionCode)除了作为粗测码外,还由于其具有码长短,易于捕获的特点而作为GPS卫星信号的捕获码,因此C/A码是GPS信号捕获以及接收机实现的基础。[1]GPS系统中使用了两种伪随机码,一种是时钟速率为10.23MHz用
today_typ
·
2025-01-30 08:21
verilog
学习日志
开发语言
matlab
经验分享
fpga开发
Quartus Prime 仿真相关报错解决方法
第一步打开仿真设置第二步检查如图所示路径是否正确即对应.VMF文件保存的路径复制粘贴可见上方文本如下quartus_eda--gen_testbench--tool=modelsim_oem--format=
verilog
门外的兔子
·
2025-01-29 17:25
问题解决
fpga开发
嵌入式硬件
【编程小白必看】Python
编程练习
题元组操作秘籍一文全掌握
【编程小白必看】Python
编程练习
题元组操作秘籍一文全掌握文章目录前言一、练习题精选1.创建一个空元组2.创建一个单元素元组3.创建一个包含多个元素的元组4.访问元组中的第一个元素5.访问元组中的最后一个元素
6个q
·
2025-01-28 21:23
python习题集
python
网络
开发语言
数码管扫描显示
verilog
_如何开始Xilinx FPGA开发之旅 第二课 EGO1数码管与键盘
庚子年,我们的EGO1在疫情当中作为口袋实验平台成为了众多高校的复课利器。其中的成功案例更是得到了新华社网媒与CCTV教育频道的报道。借此东风,为了让更多的老师与学生熟悉了解Xilinx,更好的入门学习FPGA知识,我们的师资培训直播已开设EGO1专题直播,欢迎新老朋友跟踪关注。第二课----EGO1数码管与键盘本周的直播我们将介绍EGO1的外设使用案例,介绍数码管扫描的原理和PS/2协议。并教大
weixin_39869959
·
2025-01-28 21:19
数码管扫描显示verilog
FPGA入门学习之Vivado-数码管驱动设计实验
通过本实验,您将学习如何使用FPGA来控制数码管的显示,并编写相应的
Verilog
代码。实验准备:Vivado软件的安装和配置。FPGA开发板(如Xilinx的Basys3)。
ZdqDeveloper
·
2025-01-28 20:45
fpga开发
学习
FPGA
基于 FPGA 的简易 OFDM 系统
Verilog
实现
基于FPGA的简易OFDM系统
Verilog
实现介绍OFDM(正交频分复用)是一种广泛应用于无线通信系统的多载波调制技术,用于提升数据传输效率和抗干扰能力。
鱼弦
·
2025-01-28 13:21
人工智能时代
fpga开发
学习yosys(一款开源综合器)
安装sudoapt-getinstallyosys#ubuntu22.04仓库里面是yosys-0.9sudoinstallxdot创建脚本show_rtl.ysread_
verilog
cpu.vhierarchy-topcpuproc
qq85058522
·
2025-01-28 05:57
自己动手写CPU
fpga开发
Verilog
边沿检测
edge_check.vmoduleedge_check(inputclk,inputin,outputneg_edge,outputpos_edge);regr1=1'd0;regr2=1'd0;assignneg_edge=(~r1)&r2;assignpos_edge=r1&(~r2);always@(posedgeclk)beginr1<=in;r2<=r1;endendmoduletb.
csdn_gddf102384398
·
2025-01-26 20:40
fpga开发
Verilog
呼吸灯项目实战指南
本文还有配套的精品资源,点击获取简介:本项目“breathLED.zip”详细介绍了利用
Verilog
硬件描述语言实现呼吸灯效果的完整流程。
酸甜草莓二侠
·
2025-01-24 04:51
[读书日志]8051软核处理器设计实战(基于FPGA)第六篇:8051软核处理器指令支持添加(
verilog
)
5.4为主体程序添加指令接下来我们来为主体程序添加指令。在开始之前,我们有必要先把目前的代码展示出来://`defineTYPE8052moduler8051(inputwireclk,inputwirerst,inputwirecpu_en,inputwirecpu_restart,outputregrom_en,outputreg[15:0]rom_addr,inputwire[7:0]rom
JoneMaster
·
2025-01-23 08:27
JM读书日志系列
fpga开发
FPGA USB2.0串口通信项目设计与实现
本文还有配套的精品资源,点击获取简介:本项目主要围绕FPGA(Field-ProgrammableGateArray)和
Verilog
语言,实现USB(通用串行总线)2.0标准的串口通信功能。
瞬泉
·
2025-01-23 01:55
JDBC基础
编程练习
第1关:JDBC更新员工密码本关任务:借助JDBC在库名tsgc中完成对数据表employee中性别为“女”的员工密码修改为“hello”;packagestep1;importjava.sql.*;publicclassUpdatePass{//修改数据publicstaticvoidupdateDB(){
Ssaty.
·
2025-01-23 01:48
编程
java
python
FPGA开发中的团队协作:构建高效协同的关键路径
一、团队成员角色与职责FPGA工程师核心设计:负责FPGA的逻辑设计与代码实现,依据项目需求,运用硬件描述语言(如
Verilog
或VHDL)完成模块功能编写。
whik1194
·
2025-01-22 22:03
fpga开发
Python
编程练习
题及解析(49题)
1.打印Hello,World!题目:打印字符串"Hello,World!"。解析:print("Hello,World!")2.计算两个数的和题目:计算两个数a和b的和。解析:a=5b=3print(a+b)3.判断奇偶性题目:判断一个数是否为偶数。解析:num=4ifnum%2==0:print(f"{num}是偶数")else:print(f"{num}是奇数")4.列表反转题目:反转一个列
Selina .a
·
2025-01-21 23:35
python教程
python
开发语言
算法
C语言编程数据结构
编程练习
-顺序栈的操作
#define_CRT_SECURE_NO_WARNINGS#include#include#include#include#include#defineMAX_SIZE20//通过数组的方式创建顺序栈出栈,入栈等操作typedefintelementType;typedefstructstack{elementTypedata[MAX_SIZE];inttop;//栈顶intbottom;//栈
墨楠。
·
2025-01-21 00:59
#
C
语言数据结构研习汇
C
c语言
数据结构
开发语言
自己动手写CPU - 1
电脑,手机,单片机,都有一个核心部件:CPU.今天开始学
verilog
,就尝试一下动手写一个可以工作的CPU.目标就是可以计算从1加到10等于几?
qq85058522
·
2025-01-20 19:47
自己动手写CPU
fpga开发
【自用】
Verilog
笔记
一、语法1、模块moduletest(A,B,C,D,F1,F2);//test为模块名inputA,B,C,D;//输入端口,默认为wire类型信号,一般都是wireoutputF1,F2;//输出端口,默认wirewireF1;//连线reg[2:0]F2;//3bit寄存器endmodulemoduletop_module(inputa,inputb,outputout);//模块实例化语法
QCCX_bY
·
2025-01-20 18:01
笔记
[Mac + Icarus
Verilog
+ gtkwave] Mac运行
Verilog
及查看波形图
目录1.MAC安装环境1.1Icarus
Verilog
编译1.2gtkwave查看波形2.安装遇到的问题2.1macOScannotverifythatthisappisfreefrommalware2.2gtkwave-binisnotcompatiblewithmacOS14orlater3
Xminyang
·
2025-01-18 05:52
Mac
VerilogHDL
macos
verilog
Verilog
中阻塞赋值和非阻塞赋值的区别?
阻塞赋值“=”对应组合逻辑电路赋值(无存储功能,立即赋值),并且会阻塞后面的赋值操作,非阻塞赋值“<=”对应时序逻辑电路赋值(有存储功能),所有非阻塞赋值操作在同一时刻进行赋值。下面分别通过vivado综合不同情况赋值的代码。第一种:在时序逻辑电路中使用阻塞赋值,通过综合后的电路可以看出非阻塞赋值综合出来的电路时立即执行赋值操作,和组合逻辑电路特性一致,无缓存功能,out_o直接被优化掉了。alw
张小侃
·
2025-01-18 03:01
数字IC知识
fpga
硬件
FPGA
Verilog
阻塞赋值和非阻塞赋值
阻塞赋值和非阻塞赋值的区别阻塞赋值阻塞赋值(=)必须是阻塞赋值完成后,才进行下一条语句的执行;赋值一旦完成,等号左边的变量值立即变化。串行,立即生效。如b=a;赋值语句执行完后,块才结束。b的值在赋值语句执行完后立刻就改变的。可能会产生意想不到的结果。非阻塞赋值非阻塞赋值(<=),在赋值开始时计算表达式右边的值,在本次仿真周期结束时才更新被赋值变量,即赋值不是立即生效的;非阻塞赋值允许块中其他语句
杭州秃头程序猿
·
2025-01-18 02:57
fpga开发
嵌入式硬件
分频器code
不管是分频还是倍频,都通过PLL实现或者用
verilog
描述实现。我们用ver
一条九漏鱼
·
2025-01-18 02:24
verilog开发实战指南
fpga开发
verilog
中的阻塞赋值和非阻塞赋值的仿真
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言一、阻塞赋值语句二、非阻塞赋值语句总结前言
Verilog
中的赋值语句类型主要分为两类,阻塞赋值语句和非阻塞赋值语句,关于赋值赋值语句和非阻塞赋值语句的区别
DL_Zl
·
2025-01-18 01:18
Verilog数字电路设计
verilog
systemverilog
C语言数据结构
编程练习
-用指针创建顺序表,进行创销和增删改查操作
使用多文件进行编程main.c文件#include"02.h"intmain(){fn2();return0;}02.h头文件#pragmaonce#define_CRT_SECURE_NO_WARNINGS#include#include#include#defineMAX_NUMBER100typedefintelememtType;//elememt:元素typedefstructorder
墨楠。
·
2025-01-17 01:47
#
C
语言数据结构研习汇
C
c语言
数据结构
数据库
(179)时序收敛--->(29)时序收敛二九
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛二九(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)
FPGA系统设计指南针
·
2024-09-16 07:32
FPGA系统设计(内训)
fpga开发
时序收敛
(180)时序收敛--->(30)时序收敛三十
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛三十(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)
FPGA系统设计指南针
·
2024-09-16 07:31
FPGA系统设计(内训)
fpga开发
时序收敛
(158)时序收敛--->(08)时序收敛八
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛八(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)、
FPGA系统设计指南针
·
2024-09-16 07:31
FPGA系统设计(内训)
fpga开发
时序收敛
(159)时序收敛--->(09)时序收敛九
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛九(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)、
FPGA系统设计指南针
·
2024-09-16 07:31
FPGA系统设计(内训)
fpga开发
时序收敛
(160)时序收敛--->(10)时序收敛十
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛十(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)、
FPGA系统设计指南针
·
2024-09-16 07:31
FPGA系统设计(内训)
fpga开发
时序收敛
(153)时序收敛--->(03)时序收敛三
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛三(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)、
FPGA系统设计指南针
·
2024-09-16 07:01
FPGA系统设计(内训)
fpga开发
时序收敛
(121)DAC接口--->(006)基于FPGA实现DAC8811接口
1目录(a)FPGA简介(b)IC简介(c)
Verilog
简介(d)基于FPGA实现DAC8811接口(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL
FPGA系统设计指南针
·
2024-09-16 07:01
FPGA接口开发(项目实战)
fpga开发
FPGA
IC
FPGA复位专题---(3)上电复位?
1目录(a)FPGA简介(b)
Verilog
简介(c)复位简介(d)上电复位?
FPGA系统设计指南针
·
2024-09-16 07:31
FPGA系统设计(内训)
fpga开发
(182)时序收敛--->(32)时序收敛三二
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛三二(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)
FPGA系统设计指南针
·
2024-09-16 07:29
FPGA系统设计(内训)
fpga开发
时序收敛
算法笔试-
编程练习
-好题-05
【题目类型:动规+双指针】题目内容有N个基站采用链式组网,按照从左到右编码为1到N编号。已知定义“业务”概念为三元组(基站起始编号,基站结束编号,利润),意味着需要占据基站起始编号到基站结束编号的所有基站,打通信号流,可以获得对应利润。现在外部存在多个“业务"需求待接纳,但基站使用具有排他性,也就是说一旦某一个业务占据某个基站,其他业务不可以再使用此基站。那么接纳哪些业务需求,可以使得利润最大化?
Glen 997
·
2024-09-15 18:23
大厂校招-编程集训
算法
动态规划
双指针
算法笔试-
编程练习
-好题-04
题目:堆盒子礼盒大小不同,我们玩堆盒子的游戏,怎么堆盒子使得堆出的高度最高,每个礼盒的大小由长、宽、高表示,堆盒子的时候要求下面的盒子长、宽、高都必须大于上面的盒子,不包含等于。高度为堆出的礼盒的所有高度的总和。输入描述输入的第一行是礼盒的个数N,接下来输入N行,每行表示每个礼盒的长、宽、高。礼盒的数量不超过1000个,每个盒子的长、宽、高取值范围为1~10。输出描述输出一行,输出能堆出盒子的最高
Glen 997
·
2024-09-15 17:47
大厂校招-编程集训
算法
大厂笔试
动态规划
堆盒子
Quartus sdc UI界面设置(二)
1.在Quartus软件中,导入
verilog
设计之后,打开Tools/TimeQuestTimingAnalyzer界面大致分为上下两部分,上半部分左侧显示Report、Tasks,右侧显示欢迎界面;
落雨无风
·
2024-09-15 10:49
IC设计
fpga
fpga开发
Python教程:面向对象
通过实际
编程练习
和项目,学生将提高他们的编程技能,学会设计和实现面向对象的解决方案。面向对象编程是在面向过程编程的基础上发展来的,它比面向过程编程具有更强的灵活性和扩展性。
无敌开心
·
2024-09-14 22:24
python
开发语言
牛客
Verilog
语法刷题Day 1
校验器的输入是由原始数据位和校验位组成对于奇偶校验,若合法编码中奇数位发生了错误,也就是编码中的1变成0或0变成1,则编码中1的个数的奇偶性就发生了变化,从而可以发现错误,但不能检测出是哪些位出错。对于一个设置为50MHz的移位寄存器,把16左移到128,需要()nsA.30B.40C.50D.60本题答案选D,从16到128需要3位,50MHz的时钟为20ns,移动3位则为60ns时间(s)=1
SAChemAdvance
·
2024-09-13 03:47
刷题
fpga开发
Java语言程序设计基础篇_
编程练习
题18.24 (将十六进制数转换为十进制数)
代码示例
编程练习
题18_24ConvertHexadecimalToDecimal.javapackagechapter_1
2301_78998594
·
2024-09-13 03:15
第十八章-Java基础篇习题
java
开发语言
学习
连续发送多个数据(uart串口RS232协议/
verilog
详细代码+仿真)
写在前言以下内容详细源文件,已经上传个人主页资源,需要自取~目录写在前言需求分析UART简介整体架构流程小结需求分析使用串口(rs232协议)间隔1s连续发送16byte的数据。由于每次发送的数据只有8bit,16byte=128bit,所以要发送16帧。UART简介这里实验所使用的参数有:rs232通信协议+9600bps+quartus18.0+modelsim2020异步通信:UART是一种
勇敢牛牛(FPGA学习版)
·
2024-09-12 22:45
fpga开发
嵌入式硬件
matlab
智能硬件
java头歌-JDBC基础
编程练习
第1关:JDBC更新员工密码packagestep1;importjava.sql.*;publicclassUpdatePass{//修改数据publicstaticvoidupdateDB(){/*********Begin*********///第一步:加载驱动try{Class.forName("com.mysql.jdbc.Driver");}catch(ClassNotFoundExc
To Shine
·
2024-09-12 13:47
头歌
java
开发语言
头歌
第11周作业---HLS编程环境入门
目录HLS概念HLS是什么HLS与VHDL/
Verilog
有什么关系?
pss_runner
·
2024-09-08 09:41
Java语言程序设计基础篇_
编程练习
题**17.21 (十六进制编辑器)
代码示例
编程练习
题17_21HexEditor.javapackagechapter_17;importjava.io.Buf
2301_78998594
·
2024-09-07 20:11
第十七章-Java基础篇习题
java
编辑器
开发语言
学习
前端
VCS简介
1.2.1关于VCSVCS是
Verilog
CompiledSimulator的缩写。VCSMX®是一个编译型的代码仿真器。
XtremeDV
·
2024-09-07 08:14
VCS快速实战指南
vcs 入门
vcs即
verilog
compilesimulator支持
verilog
,system
Verilog
,openvera,systemC等语言,同时也有代码覆盖率检测等功能。
hemmingway
·
2024-09-07 07:36
Xilinx/FPGA
Xilinx Vivado的RTL分析(RTL analysis)、综合(synthesis)和实现
2、RTL分析(RTLanalysis)一般来讲,通常的设计输入都是
Verilog
、VHDL或者System
Verilog
等硬件描述语言HDL编写的文件,RTL分析这一步就是将HDL语言转化成逻辑电路图的过程
2401_84185145
·
2024-09-05 23:38
程序员
fpga开发
Verilog
2. C语言3. 数组4. 关键词5. 模块
###5.2.4
Verilog
数组VSC语言数组####
Verilog
数组在
Verilog
语言中,数组通常被称作内存。
行者..................
·
2024-09-05 10:41
c语言
fpga开发
开发语言
FPGA
(170)时序收敛--->(20)时序收敛二十
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛二十(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)
FPGA系统设计指南针
·
2024-09-03 13:50
FPGA系统设计(内训)
fpga开发
时序收敛
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他