E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog芯片设计
什么是FPGA原型验证？
验证工作贯穿整个
芯片设计
流程，可以说芯片的验证阶段占据了整个芯片开发的大部分时间。从芯片需求定义、功能设计开发到物理实现制造，每个环节都需要进行大量的验证。
程老师讲FPGA
·
2023-12-14 12:27
fpga开发
FPGA-EEPROM读写记录
整篇文章会首先对AT24C64技术文档进行分析，其次分析AT24C64在FPGA上的引脚分配情况，最后逐步分析正点原子给出的
Verilog
代
Authony.
·
2023-12-06 18:22
FPGA
fpga开发
verilog
语法tips
近来有感于技能不足了，所以继续学习FPGA、ASIC相关基础知识，分享一点微不足道的经验，也希望各位大佬多多指点蛤（软件工具：ISE）。1.if...else与caseif..else与case语句的作用都是选择，不同的是综合后的RTL视图下，我们可以看到if...else趋向于具有优先级的结构，而case则是并行结构，但是在TechnologyMapViewer下，两者的视图几乎一样。（煮：RT
我喜欢唱跳rap打篮球
·
2023-12-06 15:35
Verilog
中generate的用法
c语言中常用for语句来解决此类问题，
verilog
则为我们提供了generate语句。
一只迷茫的小狗
·
2023-12-06 14:40
verilog
verilog
想考研到电子类，未来从事
芯片设计
，目前该怎么准备？
最近看不少天坑学子想考研微电子专业，但却不知道该怎么准备？接下来就带大家一起来具体了解一下~首先是目标院校的选择？目前所设的微电子专业学校里，比较厉害的有北京大学、清华大学、中国科学院大学、复旦大学、上海交通大学、东南大学、浙江大学、电子科技大学、西安电子科技大学等等。国内高校微电子专业都以示范性28所微电子学院为代表，其中又分前9所和后19所，之间的区别就在于：前9所是支持建设示范性微电子学院，
IC修真院
·
2023-12-06 14:05
IC学习指南
考研
IC
职场和发展
IC设计
System
Verilog
基础：并行块fork-join、join_any、join_none（一）
相关阅读System
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12517449.html?
日晨难再
·
2023-12-05 21:33
SystemVerilog基础
fpga开发
数字IC
硬件工程
Verilog
SystemVerilog
Verilog
基础：$time、$stime和$realtime系统函数的使用
相关阅读
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html$time、$stime和$realtime这三个系统函数提供了返回当前仿真时间方法
日晨难再
·
2023-12-05 21:33
#
系统函数与系统任务
Verilog基础
fpga开发
数字IC
Verilog
硬件工程
Verilog
基础：编译指令`timescale
相关阅读
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html?
日晨难再
·
2023-12-05 21:57
Verilog基础
数字IC
fpga开发
硬件工程
Verilog
波形文件(wlf,vcd,fsdb,shm,vpd)的区别
在
verilog
和system
verilog
等逻辑仿真的过程中，最关心的就是最后生成的波形是如何，我们才能根据波形去具体分析。
Bug_Killer_Master
·
2023-12-05 16:20
技术百科
fpga开发
【嵌入式C】数据的大小端存储与数据格式转换
数据类型转换函数2.1u8数组转u162.2u16数转u8数组资料：【嵌入式数据传输及存储的C语言实现】以Cortex-M内核为例，实际应用中大部分内核都是**小端**存储，以STM32为例，全部都是小端，而且是
芯片设计
之初就固化进去的
Intoxicated_Rookie
·
2023-12-05 16:55
嵌入式
C语言笔记
c语言
开发语言
物联网
嵌入式C
单片机
「
Verilog
学习笔记」占空比50%的奇数分频
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网根据题意7分频，实际上是第一次电平变化经历了4个上升沿+3个下降沿，第二次电平变化是4个下降沿+3个上升沿，所以用两个计数器就行了
KS〔学IC版〕
·
2023-12-05 09:44
Verilog学习笔记
学习
笔记
Verilog
紫龙游戏解锁Jira与Perforce的游戏开发行业实践
叶凯威紫龙游戏上海研发中心高级项目管理主管演讲视频：Perforce
芯片设计
管理演讲文字回顾（有删减）：大家好，我叫叶凯威，来自紫龙
龙智DevSecOps解决方案
·
2023-12-05 08:10
游戏
jira
[
Verilog
语法]：===和!==运算符使用注意事项
[
Verilog
语法]：===和!==运算符使用注意事项1，===和!==运算符使用注意事项2，3，1，===和!==运算符使用注意事项参考文献：1，[System
Verilog
语法拾遗]===和!
向兴
·
2023-12-04 20:31
Verilog语法
练习十一：简单卷积器的设计
，卷积器的设计，RTL：con1.v4，前仿真和后仿真，测试信号：test_con1.v5，A/D转换器的
Verilog
HDL模型所需要的技术参数，RTL代码adc.v5.1问题：这个文件没找到，待解决中
向兴
·
2023-12-04 20:59
Verilog数字系统设计教程
fpga开发
芯片设计
基于8086的电子秒表
使用8255和8253等
芯片设计
秒表，计时精度0.1秒，有3个独立按键（开始、暂停/继续、复位），并用7位数码管显示小时、分钟、秒和0.1小数秒。可以使用NMI中断。
嵌入式进阶之路
·
2023-12-04 20:24
项目整合
单片机
proteus
Vivado & Modelsim联合进行UVM仿真指南
在下方的Compilation栏中，点击
Verilog
options右侧的…按钮，添加D:/Program_F
一只迷茫的小狗
·
2023-12-04 16:44
vivado
uvm
FPGA
fpga开发
Vivado
uvm
芯擎科技与芯华章深度合作，软硬件协同开发加速车规级芯片创新
12月4日，系统级验证EDA解决方案提供商芯华章，与国产高端车规
芯片设计
公司芯擎科技正式建立战略合作。
科技赋能生活
·
2023-12-04 15:17
科技
人工智能
加法器的实现
verilog
实现加法器，从底层的门级电路级到行为级，本文对其做出了相应的阐述。1、一位半加器所谓半加器就是有两个输入，两个输出，不考虑进位。
li_li_li_1202
·
2023-12-04 14:00
计算机基础（1）——
Verilog
语法入门
为了能够跟上课程进度，提前了解一些
Verilog
语法是很有必要的。
苍山有雪，剑有霜
·
2023-12-04 10:24
学习笔记
Verilog
计算机基础
fpga开发
hdlbits系列
verilog
解答（真值表）-50
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述本节我们学习用真值表来描述组合逻辑的行为，通过真值表我们将组合逻辑的每一种输入和输出对应值都罗列出来。
zuoph
·
2023-12-04 02:25
verilog语言
fpga开发
数字逻辑电路基础-组合逻辑电路之加法器
文章目录一、加法器二、
verilog
源码三、综合及仿真结果一、加法器本文介绍数字逻辑电路中常用的基础组合逻辑电路加法器。它是处理器内部ALU算术逻辑单元的基础构件。
zuoph
·
2023-12-04 02:25
数字电路
fpga开发
数字逻辑电路基础-组合逻辑电路之4位加减法器
文章目录一、4位加减法器二、
verilog
源码三、综合及仿真结果一、4位加减法器本文在上一篇加法器的基础上，更进一步介绍如何实现4位加减法器。在计算机中如何表示负数呢？
zuoph
·
2023-12-04 02:18
数字电路
fpga开发
国防科技大学孙志刚：时间敏感网络数据平面关键技术
其团队自2019年开始研究TSN网络，基于开源的OpenTSN平台推出了枫林一号开源TSN芯片和一系列的产品，其芯片的
Verilog
代码是公开的。该开源平台也得到了主机厂、科研机构的合作和推广。
Mike吕
·
2023-12-04 00:24
汽车以太网
汽车
网络
嵌入式数据传输及存储的C语言实现
以STM32为例，全部都是小端，而且是
芯片设计
之初就固化进去的，不可修改。市面上其他厂家基本也都固化的小端格式。
Linux内核站
·
2023-12-03 15:16
c语言
开发语言
Linux内核
「
Verilog
学习笔记」自动贩售机2
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网自动贩售机中可能存在的几种金额：0，0.5，1，1.5，2，2.5，3。
KS〔学IC版〕
·
2023-12-03 12:21
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」状态机-重叠序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网读入数据移位寄存，寄存后的数据与序列数做对比，相等则flag为1，不等则为0`timescale1ns/1nsmodulesequence_test2
KS〔学IC版〕
·
2023-12-03 12:51
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」自动贩售机1
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网自动贩售机中可能存在的几种金额：0，0.5，1，1.5，2，2.5，3。
KS〔学IC版〕
·
2023-12-03 12:19
Verilog学习笔记
学习
笔记
Verilog
计算机组成与设计实训-用
Verilog
HDL 玩转计算机硬件系统设计（头歌实践教育平台） 学习过程记录
Verilog
（知识&实验）Author:PeterHan计算机组成与设计实训-用
Verilog
HDL玩转计算机硬件系统设计(educoder.net)//
Verilog
HDL模块的模板（仅考虑用于逻辑综合的程序
Peter1146717850
·
2023-12-03 12:01
学习
FPGA学习之
Verilog
语言入门指导（嵌入式）
FPGA学习之
Verilog
语言入门指导（嵌入式）
Verilog
是一种硬件描述语言（HDL），广泛用于FPGA（可编程逻辑器件）的设计和开发。
技术无限探索
·
2023-12-02 22:57
fpga开发
学习
嵌入式
FPGA系列：1、FPGA/
verilog
源代码保护：基于Quartus13.1平台保护
verilog
源码发给第三方但不泄露源码
catlog需求具体步骤工程描述去掉相关调试文件切换顶层模块并导出相应模块为网表文件切换回原顶层模块并添加相应保护模块的qxp文件再次编译工程注意事项parameter参数参考：需求有时需要将源码交付给第三方，但是源码中部分模块涉及到的核心代码无法暴漏给第三方。因此，我们需要一种能够让第三方拿到源码对部分参数进行修改、但同时又无法触及到核心代码的代码保护方法。本文结合部分资料，给出了如何将quar
天城寺电子
·
2023-12-02 18:08
FPGA
fpga开发
「
Verilog
学习笔记」时钟分频（偶数）
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleeven_div(inputwirerst,inputwireclk_in
KS〔学IC版〕
·
2023-12-02 09:23
Verilog学习笔记
学习
笔记
fpga开发
Verilog
FPGA纯
verilog
实现 LZMA 数据压缩，提供工程源码和技术支持
FPGA纯
verilog
实现LZMA数据压缩，提供工程源码和技术支持目录1、前言2、我这儿已有的FPGA压缩算法方案3、FPGALZMA数据压缩功能和性能4、FPGALZMA数据压缩设计方案输入输出接口描述数据处理流程
hexiaoyan827
·
2023-12-02 09:21
fpga开发
高速信号处理
LZMA
数据压缩
FPGA压缩算法方案
加速计算
北邮22级信通院数电：
Verilog
-FPGA（12）第十二周实验（2）彩虹呼吸灯
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实验效果一.代码部分rainbow_breathing_light.vmodulepwm(input[7:0]duty,inputclk,outputregout);reg[7:
青山入墨雨如画
·
2023-12-02 09:51
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（12）第十二周实验（1）设计一个汽车尾灯自动控制系统
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.题目要求二.代码部分2.1car_system.v2.2divide.v三.管脚分配四.实现效果一.题目要求设计一个汽车尾灯自动控制系统，要求根据汽车行驶状态自动控制汽车尾灯：直行：尾灯不亮；右转：右侧
青山入墨雨如画
·
2023-12-02 09:49
北邮22级信通院数电实验
fpga开发
modelsim-SE仿真error问题
3.如果是Error(10054):
Verilog
HDLFileI/Oerroratsdram_ctrl_tb.v(6):can'tope
会飞的珠珠侠
·
2023-12-02 07:19
FPGA
fpga
SystemC Study
简介SystemC的意义，网上能查到，这里总结一下，SystemC是C++的library，类似UVM是system
verilog
的library下图是SystemC在整个项目中的角色硬件架构探索，创建算法
Vinson_Yin
·
2023-12-01 16:36
SystemC
systemc
洽谈半导体fab厂行业职位特点和未来规划
先简单介绍一下本人，曾在世界一流台企半导体公司任职PIE(制程整合工程师)，目前跳槽到designhouse（
芯片设计
公司）做产品工程师。之后的文章会浅谈一下PIE的工作性质和职业规划。
ZARD_52f5
·
2023-12-01 16:55
【【FPGA的 MicroBlaze 的 介绍与使用 】】
FPGA的MicroBlaze的介绍与使用可编程片上系统（SOPC）的设计在进行系统设计时，倘若系统非常复杂，采用传统FPGA单独用
Verilog
/VHDL语言进行开发的方式，工作量无疑是巨大的，这时调用
ZxsLoves
·
2023-12-01 16:30
FPGA学习
fpga开发
【每日一题】一起学
Verilog
001-004
001画出CMOS反相器的电路原理图这个学过数集应该都会画，NMOS接地，PMOS接高电平。002反向器的速度与哪些因素有关？什么是转换时间（transitiontime）和传播延迟（propagationdelay）？反相器的速度与哪些因素有关。（1）电容（负载电容、自载电容、连线电容）较小，漏端扩散区的面积应尽可能小。输入电容要考虑：（1）Cgs随栅压而变化（2）密勒效应（3）自举效应（2）加
不求上进的夏天
·
2023-12-01 15:43
AI时代FPGA厂商与FPGA工程师该如何转型？
《单片机与嵌入式系统应用》小编特意邀请了专家给大家答疑解惑~业界声音掌握
Verilog
FPGA设计和验证方法是AI时代系统设计师的生命线北航电子信息工程学院退休教授北京至芯
喜欢打酱油的老鸟
·
2023-12-01 13:06
人工智能
AI时代
FPGA
转型
芯引擎·新力量 | 第五届浦东新区长三角集成电路技能邀请赛圆满落幕
9月27日，2023年全国工业和信息化技术技能大赛上海选拔赛、上海职工职业技能系列赛暨第五届浦东新区长三角集成电路技能邀请赛汽车
芯片设计
竞赛及颁奖典礼在上海集成电路设计产业园举办，上海市经济和信息化委员会人事教育处处长黄春华
Eecourse
·
2023-12-01 08:20
人工智能
芯片行业就业参考：轻松了解
芯片设计
、制造主要过程及主流公司
众所周知，芯片多年来一直是我国卡脖子的一个重大痛点。尤其是当前我国正在发展的5G、大数据、人工智能等领域，更是离不开芯片的支撑。为此，我国多年来一直在加大政策支持和资金投入的力度，很多立志振兴我国芯片产业的莘莘学子们也跃跃欲试想要投身到行业中去。这篇文章，我们将为大家介绍一下芯片产业目前的现状，供毕业生们择业时参考。1.研发芯片有多烧钱首先，让我们了解一下，研发一款芯片要花多少钱。目前，一款高端芯
劲能就业说
·
2023-12-01 06:20
中国毫米波雷达产业分析4——毫米波雷达企业介绍
（二）产品介绍矽典微毫米波传感器芯片采用先进CMOS工艺和全球领先的全集成单
芯片设计
，在小巧的芯片尺寸中高度集成了FMCW收发机
奔袭的算法工程师
·
2023-12-01 01:49
行业资讯
人工智能
算法
目标跟踪
目标检测
物联网
【合集一】每日一练30讲，轻松掌握
Verilog
语法
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)第一练：如何区分＜＝表示的含义？题目：请描述以下两种方法产生的信号有何区别？答案：根据“b)?a:b;解析：condition_expr?true_expr1:false_expr2;condition_expr为逻辑真则结果为true_expr1，condition_expr
小眼睛FPGA
·
2023-12-01 00:49
Verilog
【合集二】每日一练30讲，轻松掌握
Verilog
语法
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)第十六练：reg型存储器声明（二维数组）题目：声明一个位宽为8，深度为32的二维数组变量ram答案：reg[7:0]ram[31:0];解析：reg［wordsize：0］array_name［arraysize：0］;wordsize表示位宽，arraysize表示深度第十七
小眼睛FPGA
·
2023-12-01 00:49
算法
Verilog
Verilog
基础：时序调度中的竞争（一）
相关阅读
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html?
日晨难再
·
2023-11-30 20:13
Verilog基础
数字IC
硬件工程
前端
fpga开发
Verilog
Verilog
基础：时序调度中的竞争（二）
相关阅读
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html?
日晨难再
·
2023-11-30 20:12
Verilog基础
fpga开发
数字IC
硬件工程
Verilog
前端
不只需要光刻机：芯片制造的五大关键工艺
不同于以往AI只是针对于软件产品，这次英伟达还发布了用于先进制程
芯片设计
和制造，可以让计算光刻变的更“聪明”的加速技术。一时间让光刻机再次成为聚焦。
慧智微
·
2023-11-30 15:16
科技
射频工程
制造
【
Verilog
】ROM & RAM
文章目录RAM&ROMROM：只读存储器概念源代码testbench仿真波形RAM：随机访问内存概念源代码与testbench仿真波形RAM&ROMROM：只读存储器概念ROM内部的数据是在ROM制造工序中，在工厂里用也输的方法被烧录进去的，其中的内容只能读不能改，一旦烧录进去，用户只能验证写入的资料是否正确，不能再做任何修改，如果发现资料有任何错误，则只能舍弃不用，重新订做一份，ROM是在生产线
秃头仔仔
·
2023-11-30 13:26
数字芯片研发
#
Verilog
fpga开发
ROM
RAM
Verilog
数字芯片研发
uvm 平台搭建3 - 安装VCS SCL
前面做好linux系统的安装之后，这里开始安装一些相关的验证工具准备：VCS（TM）是Synopsys全系列功能验证解决方案的一部分，支持
Verilog
，VHDL，混合HDL和复杂SoC设计的混合信号仿真
zenos876
·
2023-11-30 11:19
上一页
11
12
13
14
15
16
17
18
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他