Xilinx原语

fpga供电电压偏低会怎样_[走近FPGA]之开发板介绍篇

开发板概述在走近FPGA预告篇中，我们已经提到了系列文章使用的开发平台，硬木课堂XilinxArtix7FPGA板，如下图所示。
weixin_39758696·2024-01-17 22:23

【Go同步原语】

在Go语言中，不仅有channel这类比较易用且高级的同步机制，还有sync.Mutex、sync.WaitGroup等比较原始的同步机制。通过它们，我们可以更加灵活的控制数据的同步和多协程的并发。资源竞争在一个goroutine中，如果分配的内存没有被其他goroutine访问，之后在该goroutine中是哟和哪个，那么不存在资源竞争问题。但如果同一块内容被多个goroutine同时访问，就会
奔跑的蜗牛_·2024-01-17 15:32

python多线程队列数据丢失怎么办_python多线程（队列同步）

线程模块提供了许多同步原语，包括信号量、条件变量、事件和锁。当这些选项存在时，最佳实践是转而关注于使用队列。
weixin_39647977·2024-01-17 14:06

ZooKeeper 应用场景深度解析

它提供了一组简单而强大的原语，用于解决分布式系统中常见的协调和同步问题。在本文中，我们将深入探讨ZooKeeper的多个应用场景，为读者呈现ZooKeeper在实际项目中的卓越价值。1
喔的 喔的嘛呀·2024-01-17 14:18

xsct xsdb 调试寄存器

提示符xsdbxsct通用；老版本的vivadovitis可能没有******XilinxSoftwareCommandlineTool(XSCT)v2022.1.0****SWBuild303on2022
斐非韭·2024-01-16 18:40

【XILINX】使用SMPTE UHD-SDI IP时怎么约束core？

SMPTEUHD-SDIIP通过使用以下步骤指定与IP核心相关联的各种参数的值，可以自定义IP以在设计中使用：1.从IP目录中选择IP。2.双击所选IP，或从工具栏或右键单击菜单中选择“自定义IP”命令。所需约束rx_clk和tx_clk的周期必须根据要支持的最大线路速率进行约束。设计中的EDH处理器还需要多周期时钟路径约束，这些约束在核心生成时自动提供。12G时钟频率支持12G-SDI必须将SM
神仙约架·2024-01-16 12:11

【XILINX】Vivado 生成msc文件出现[Writecfgmem 68-4] Bitstream at address 0x00000000 has size 84989156 bytes

项目场景：Vivado生成msc文件出现[Writecfgmem68-4]Bitstreamataddress0x00000000hassize84989156byteswhichcannotfitinmemoryofsize8388608bytes.MCS和Bit文件BIT-->JTAG-->FPGA;--掉电易失BIT-->mcs-->FLASH-->FPGA--上电配置1、mcs文件Xili
神仙约架·2024-01-16 12:10

Zynq7020 使用 Video Processing Subsystem 实现图像缩放

目前市面上主流的FPGA图像缩放方案如下：1：Xilinx的HLS方案，该方案简单，易于实现，但只能用于Xilinx自家的FPGA；2：非纯Verilog方案，大部分代码使用Verilog实现，但中间的
攻城狮Wayne·2024-01-16 12:17

FPGA时序分析实例篇(下)------底层资源刨析之FDCE和Carry进位链的合理利用

声明：本文章部分转载自傅里叶的猫，作者猫叔本文章部分转载自FPGA探索者，作者肉娃娃本文以Xilinx7系列FPGA底层资源为例。
芯想是陈·2024-01-16 10:40

FPGA节省资源篇------正确处理设计优先级

单级逻辑你可以在Xilinx的FPGA中使用可配置逻辑块CLB中的查找表LUT和触发器DFF来实现简单的
芯想是陈·2024-01-16 10:40

RDMA编程实践-SEND-RECEICVE原语应用

RDMA编程实践本文描述了RDMA编程过程中的SEND-RECEIVE双边原语的代码实现。
hhyy_d·2024-01-16 09:04

[柏鹭杯 2021]baby_go-复现

一个加密，一个验证看一下解密函数，其中提到chacha20poly1305:badkeylengthChaCha20-Poly1305是一个组合加密算法，由ChaCha20和Poly1305两个密码学原语组成
liqingdi437·2024-01-16 08:32

GaussDB技术解读系列：5分钟带您了解DRS录制回放

录制回放主要分为录制、回放两个阶段，录制过程是从源数据库上将所需时间段内的全部SQL原语句（包括增、删、改、查）通过审计日志下载、录制代理等进行采集；回放是将采集到的全部SQL语句在目标数据库上进行执行
Gauss松鼠会·2024-01-16 05:56

Zynq7000系列 PSPL交互之DDR数据读取正确性问题

数据内容不一致导致读取数据错误的问题，想起来了简单记录一下Zynq的PS在运行过程中，通过DDR控制器对DDR存储器进行访问，为了加快访问速度，常常将一些数据缓存在cache中，而且不是针对一个数据数据缓存，而是一批(Xilinx
La fille, Lynn!·2024-01-16 03:07

OS进程管理

进程文章目录进程概念组成特征状态与转换组织方式链接方式索引方式进程控制实现进程控制如何实现原语的“原子性”进程通信(IPC)共享存储基于存储区共享基于数据结构的共享消息传递直接通信方式间接通信方式管道通信线程实现方式用户级线程内核级线程多线程模式状态与转换组织与控制处理机调度概念高级调度中级调度低级调度调度时机调度方式三层调度之间的对比与联系补充调度程序闲逛进程调度算法的评价指标
Onism_DreamBoat·2024-01-15 21:56

C++ future/promise/thread/async/packaged_task入门

两种获取异步结果的方式std::futurestd::future是一个同步原语，它代表了一个异步操作的结果。
Fireplusplus·2024-01-15 16:02

通过生成mcs、bin文件将程序固化到FPGA

可以做到断电不丢失程序，上电之后就自动启动程序的作用，整个固化步骤主要分为3步，一是修改约束文件，二是生成mcs或bin文件，三是将程序固化到开发板flash1.修改约束文件生成固化文件之前，首先需要在约束文件内添加一段原语
EfunStudy·2024-01-15 14:00

Zookeeper使用详解

ZooKeeper包含一个简单的原语
有梦想的攻城狮·2024-01-15 09:25

Golang标准库——net(1)

虽然本包提供了对网络原语的访问，大部分使用者只需要Dial、Listen和Accept函数提供的基本接口；以及相关的Conn和Listener接口。
DevilRoshan·2024-01-14 23:02

具于xilinx FPGA的可动态配置DDS频率控制字的DDS IP核使用例程详解

目录1概述2IPexamples功能3IP使用例程4注意事项5DDSIPExamples下载位置1概述本文用于讲解xilinxIP的ddsipexamples（动态配置频率）的功能说明，方便使用者快速上手
风中月隐·2024-01-14 22:48

FPGA_ZYNQ_XADC

FPGABD工程1.1新建工程1.2搭建FPGABD工程1.3生成bit文件导入硬件加载SDK2.新建SDK工程3.代码分析代码分析总体步骤：前言使用芯片内部XADC采集片上电压以及温度一、ADC介绍Xilinx7
小白520号·2024-01-14 15:04

【FPGA】Xilinx_ZYNQ7Z020——6. PS定时器中断

文章目录6.PS定时器中断工程创建SDK下载调试6.PS定时器中断工程创建复制之前的ps_hello工程在弹出的对话框中填写新的工程名“ps_timer”，选择创建工程子目录PS里的定时器，因为不需要管脚输出，就不用配置管脚SDK运行SDK&
xyz_·2024-01-14 15:04

Xilinx_ZYNQ7020_自定义IP开发文档

系统设计本文档中的示例实验的系统设计框图如下图所示。[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-2FaM6NWy-1582858270651)(media/aab71e0ee5f6d827823f26628900ce6d.png)]ZYNQ芯片的PL部分也就是FPGA部分，定义了一个用户逻辑的IP，实现将两个输入的32bit的数据相加。自定义的用户逻辑IP中设计了
weixin_43354598·2024-01-14 15:04

Xilinx ZYNQ简介

ZYNQ是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（APSoC），它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可扩展性。
耐心的小黑·2024-01-14 15:33

ZYNQ学习笔记（三）---Xilinx软件工具介绍与FPGA开发流程

我打算先从片上的PL部分下手，先学习FPGA部分，所以今天我要重点介绍的是关于Xilinx软件工具集和FPGA设计与开发的基本流程，当然对于整个
Zhou1f_SUDA·2024-01-14 15:32

FPGA系统性学习笔记连载_Day4 Xilinx ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇

四、ZYNQ芯片内部用硬件实现了AXI总线协议，包括9个物理接口，分别为AXI-GP0~AXIGP3，AXI-HP0~AXI-HP3，AXI-ACP接口。1、AXI_ACP接口，是ARM多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理DMA之类的不带缓存的AXI外设，PS端是Slave接口。2、AXI_HP接口，是高性能/带宽的AXI3.0标准的接口，总共有四个，PL模块作为主设备连
ONEFPGA·2024-01-14 15:01

FPGA_ZYNQ （PS端）开发流程（Xilinx软件工具介绍）

【前言】1.1XilinxZynqSoC系列针对不同的应用领域，Xilinx公司设计开发了各种逻辑资源规模和集成各种外设功能的ZynqSOC器件，包括专为成本优化的Zynq-7000平台，面向高性能实时计算应用领域的
伊宇韵·2024-01-14 15:59

【文章翻译】理解Algorand中的VRF算法

AlgorandReleasesFirstOpen-SourceCode:VerifiableRandomFunction可验证随机函数(VerifiableRandomFunction)，简称为VRF，是一种加密原语
区块鱼·2024-01-14 15:37

Java并发 - LockSupport详解

它提供了一种基于线程的阻塞原语，能够在不需要持有锁的情况下实现线程的挂起和唤醒操作。1.LockSupport是什么？
--土拨鼠--·2024-01-14 13:57

【XILINX】vivado编译过慢 通过设置多核 多线程加快速度

使用tcl完成多核设置在tcl中执行下面的语句setparamgeneral.maxThreadsn来设置，n是你的CPU线程数。示例get_paramgeneral.maxthreads2set_paramgeneral.maxthreads66get_paramgeneral.maxThreads6第一句get_paramgeneral.maxthreads，获取当前核数量第二句set_par
神仙约架·2024-01-14 06:11

【XILINX】Vivado - 严重警告：[Vivado 12-1411] Cannot set LOC property of ports, The pin ~ 无法设置端口的 LOC 属性

项目场景：尝试在VCU108板上实现MicroBlaze系统，但我在时钟系统方面遇到了问题。问题描述我已将时钟向导设置为在单端运行模式输入时钟中具有自定义板接口。在我的顶级文件中，我实例化了一个IBUFDS，用于将差分时钟（MGT_SI570_CLOCK2_C_N和MGT_SI570_CLOCK2_C_P）转换为单端时钟，并将其输入到MB的时钟输入引脚。它会导致以下严重警告：[Vivado12-1
神仙约架·2024-01-14 06:11

【XILINX】各系列FPGA的高速收发器速度及特点

概述xilinx收发器产品涵盖了当今高速协议的全部范围。GTH和GTY收发器提供要求严苛的光学互连所需的低抖动，并具有世界一流的自适应均衡功能以及困难的背板操作所需的PCS功能。
神仙约架·2024-01-13 19:54

vivado Revision Control

2020.2只需要git管理prj.xpr和prj.srcs/https://china.xilinx.com/video/hardware/ip-revision-control.htmlUsingVivadoDesignSuitewithRevisionControlhttps
斐非韭·2024-01-13 16:12

vivado dcp 检查点

https://china.xilinx.com/video/hardware/working-with-design-checkpoints.html(dcp)
斐非韭·2024-01-13 16:12

vivado ip manager cache

https://china.xilinx.com/video/hardware/configuring-managing-reusable-ip-vivado.html“CoreContainers”（
斐非韭·2024-01-13 16:40

Apache Zookeeper 未授权访问漏洞【原理扫描】

风险等级高高可利用否CVE编号-端口(服务)2181(zookeeper)风险描述ZooKeeper是一个高性能的分布式数据一致性解决方案，它将复杂的，容易出错的分布式一致性服务封装起来，构成一个高效可靠的原语集
格格巫 MMQ!!·2024-01-13 12:07

Applying the Roofline Model for Deep Learning performance optimizations

以IntelXeon为例，介绍了一种为非统一内存访问（NonUnifiedMemoryAccess，NUMA[8]）自动创建Roofline模型的方法，并对InteloneDNN库中实现的高效深度学习原语进行了评估
图波列夫·2024-01-13 11:23

Go语言中的Channel

1.简介Channel是Go语言中一种重要的并发原语，它允许goroutine之间安全地交换数据。Channel是一个类型化的队列，它可以存储一个特定类型的值。
飞翔的乌龟·2024-01-13 11:51

Go语言中的同步原语：ErrGroup、Semaphore和SingleFlight

2.同步原语同步原语是一组特殊的变量
飞翔的乌龟·2024-01-13 11:21

DL04-卷积神经网络CNN图解[转]

来源：http://xilinx.eetrend.com/article/10827卷积神经网络CNN图解作者:SanjayChan[http://blog.csdn.net/chenzomi]0背景之前在网上搜索了好多好多关于
happyprince·2024-01-13 10:17

IP核RAM学习

1、简介Xilinx7系列器件具有嵌入式存储器结构，满足了设计对片上存储器的需求。嵌入式存储器结构由一列列BRAM（块RAM）存储器模块组成，通过对这
QYH2023·2024-01-12 22:23

Openresty ngx_lua_api 方法和常量

常用方法和常量-------------------------------ngx_lua模块的原理：1、每个worker（工作进程）创建一个LuaVM，worker内所有协程共享VM；2、将NginxI/O原语封装后注入
金星show·2024-01-12 17:45

vscode上使用Cmake调用Vitis的gnu

cmake调用Vitis的GNU说明安装cmake安装VSCODE及相应库（包含cmake,cmaketools等）VSCODE上cmke查找Vitis的交叉编译器说明我希望在Vscode上交叉编译我的Xilinxlinux
呼拉拉啦啦啦啦·2024-01-12 07:43

Phaser详解

Phaser是一个相对较新且功能强大的同步原语，它于Java7中引入，用于协调并行任务的执行。
一杯可乐、·2024-01-12 01:55

操作系统（复习题）

A.原语在执行过程中可以被中断B.批处理系统的主要缺点是缺乏交互C.UNIX系统是多用户单任务的OSD.DOS是一个单用户多任务的OS2.计算机开机后，操作系统最终被加载到（）。
青春pig头少年·2024-01-11 22:49

江山易改本性难移之ZYNQ SDK QSPI固化bug及其解决方法

查资料发现从VIVADO2017.3版本开始，Xilinx官方为了使Zynq-7000和ZynqUltraScale+实现流程相同，在QSPIFLASH使用上做了变化，即Zynq-7000编程flash
Tracy喵喵·2024-01-11 14:01

Triumphcore FPGA调测试记录

FPGA采用XilinxpynqZ2开发板。
KGback·2024-01-11 13:50

矿渣板EBAZ4205上电后能够启动固件，JTAG无法扫描到PL和PS

还有一个现象，就是正常板子通电后xilinxJTAG下载器上的指示灯会由绿色变为红色，但是这个故障的板子上电后，JTAG下载器上的指示灯一直是绿色。这就说明JTAG接口的参考电压信号异常。
bifudoph·2024-01-11 10:11

pcie应用记录 - pcie中断

项目场景：（1）fpga与国产龙芯3A3000cpu主板通过pcie总线进行通信；（2）主板采用rework国产实时嵌入式操作系统，fpga部分为xlinxa7系列及xilinx7xpcieip核；（3
zzyde2021·2024-01-11 08:30

基于 Xilinx UltraScale 系列 PCIe 3.0 硬核的 NVMe IP 核

产品特点1.纯FPGA逻辑实现，物理层使用XilinxUltraScale系列PCIe核，基于自研高性能存储板卡（KU060芯片、**PCIe3.0X4接口**、三星970PCIeSSD）开发并充分验证
三角芯科技·2024-01-11 08:51
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他