Xilinx原语

XILINX_IP核_DMA

DMA:directmemoryassess直接内存访问，不在cpu干预的模式下完成数据的交互，节省cpu资源DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核
victor-f·2024-01-04 19:15

xilinx的VDMA驱动分析

研究生期间由于导师研究的项目需要，对xilinx的IP核Video-DMA内核中驱动进行学习。
stoneboy_z·2024-01-04 19:15

xilinx dma 程序

XilinxDMA程序是一个为Xilinx器件(如FPGA)开发的数据传输程序。
金刚廉神兽·2024-01-04 19:15

从 IP 开始，学习数字逻辑：DataMover 进阶篇

所以还是你我们前文中讨论过，一般意义上的DMA由CPU控制，在Xilinx嵌入式系统中，CPU通过AXI-Lite总线控制DMA的初始化，发送以及接收数据。
neufeifatonju·2024-01-04 19:14

【Xilinx DMA】Xilinx FPGA DMA介绍

DMA(DirectMemoryAccess直接内存访问)可以在不受CPU干预的情况下，完成对内存的存取。在PS和PL两端都有DMA，其中PS端的是硬核DMA，而PL端的是软核DMA。如何选用这两个DMA呢？如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA；而对于大量数据的搬运，内存DDR3到PL的软核AXIDMA，并且用HP接口以达到高速传输的效果，但是其缺
Linest-5·2024-01-04 19:44

【Xilinx DMA SG】Xilinx DMA SG 模式

DMA简介：AXI直接存储器访问(AXIDMA)IP提供高带宽直接存储器AXI4存储器映射和AXI4-StreamIP接口之间的访问。它SG模式还可以从中央处理中卸载数据移动任务基于处理器的系统中的单元(CPU)。初始化、状态和管理寄存器是通过AXI4-Lite从接口访问。图说明了功能核心的组成。1、系统内存和stream目标之间的主要高速DMA数据移动是通过AXI4ReadMaster到AXIM
Linest-5·2024-01-04 19:43

Xilinx DMA的几种方式与架构

DMA是directmemoryaccess，在FPGA系统中，常用的几种DMA需求：1、在PL内部无PS（CPU这里统一称为PS）持续干预搬移数据，常见的接口形态为AXIS与AXI，AXI与AXI；2、从PL与PS之间搬移数据，对于ZYNQ就比较好理解，属于单个芯片内部接口，对于PCIe等其它接口，会稍微复杂一些，属于多个芯片之间的接口；探索DMA方式的目的：1、了解芯片内部数据搬移的方法，DM
Hello-FPGA·2024-01-04 19:13

信号量机制（重要）-第二十八天

目录前言信号量机制信号量S整型信号量记录型信号量四个原语实例（对于单核CPU的情况）本节思维导图前言之前我们学习了关于进程互斥的四种软件实现方法（单标志法、双标志先检查法、双标志后检查法、Peterson
无聊看看天T^T·2024-01-04 17:50

Vivado link synplify edf 和 xilinx ip或者原语

摘要：Vivadolinksynplifyedf和xilinxip或者原语如果只有ip的话：read_edif.
Jade-YYS·2024-01-04 11:18

STM32CubeMX FreeRTOS 互斥锁

一、CubeMX配置时钟配置LED板载小灯配置串口一配置freertos配置生成工程二、互斥锁（Mutex）特点：互斥锁是一种基本的同步原语，用于保护临界区，确保在同一时刻只有一个线程可以进入临界区。
chem4111·2024-01-04 10:07

linux 多线程信号量(盘子水果问题)

规定当盘空时一次只能放一只水果供吃者取用，请用P、V原语实现爸爸、儿子、女儿三个并发进程的同步。
最后冰吻free·2024-01-04 10:57

4 路 SFP+光纤接口 FMC 子板

该FMC子卡与基于XilinxFPGA载卡配合，可快速搭建起高速光纤通信的验证平台，可广泛适用于交换机、路由器、企业存储、多通道互联等应用场景。
潘通·2024-01-03 13:35

两通道SFP+和单通道QSFP+万兆光纤子卡

该FMC子卡与基于XilinxFPGA载卡配合，可快速搭建起高速光纤通信的验证平台，可广泛适用于交换机、路由器、企业存储、多通道互联等应用场景。同时，该子卡可与坤驰QT701x、QT702x、QT
潘通·2024-01-03 13:35

2路 QSFP+ 万兆光纤FMC子卡

该FMC子卡与基于XilinxFPGA载卡配合，可快速搭建起高速光纤通信的验证平台，可广泛适
潘通·2024-01-03 13:05

207-MC207-基于FMC 两路QSFP+光纤收发子卡

兼容xilinx开发板使用。实现高速串行（光纤或铜线）连接到FPGA的MGT接口。两个QSFP笼子支持2
hexiaoyan827·2024-01-03 13:04

通信与处理平台（数字信号处理）

板卡对外提供1个X8GTX背板互联接口、2路千兆以太网及多种数字通信IO接口，板卡采用Xilinx的高性能ZYNQ系列SOC作为实时处理器，实现数据的采集、处理、以及背板接口互联。
彬鸿科技·2024-01-03 13:01

ARM CCA机密计算架构软件栈之软件组件介绍

2.1领域管理扩展（RME）RME是一种提供以下原语的架构扩展：两个
卢鸿波·2024-01-03 11:15

FPGA 底层资源介绍

XilinxFPGA底层资源介绍本文转载自：瓜大三哥微信公众号XILINXFPGA芯片整体架构如下所示，整个芯片是以BANK进行划分的，不同的工艺、器件速度和对应的时钟具有不同的BANK数量（下面截图是以
疯狂的泰码君·2024-01-03 07:09

【xilinx】 cpm QDMA 2个PF

axibridgemaster对应的interface是cpm_pcie_noc_0;cpm_pcie_noc_0对于PF0PF1是共用的；cpm_pcie_noc_0连接到NOC；然后NOC连接一个bramaddresseditor应该和bar设置中pcietoAXItranslation保持一致；cpm_pcie_noc_0/1cpm4xdmamodecpm_pcie_noc_0/1并不是连接
黄埔数据分析·2024-01-02 19:45

OpenSSL engine

引擎弃用说明ENGINEAPI在OpenSSL0.9.6版本中作为一种底层接口被引入，用于添加加密原语的替代实现，特别是用于集成硬件加密设备。
maimang09·2024-01-02 08:41

vivado XDC优先级

XDC优先级关于XDC优先级XilinxDesignConstraints（XDC）的优先级规则继承自SynopsysDesign限制（SDC）。本章讨论如何解决约束冲突或重叠。
cckkppll·2024-01-02 08:43

Golang标准库sync的使用

sync库提供了基本的同步原语，例如互斥锁（Mutex）和等待组（WaitGroup），这些都是协调和控制并发执行的重要工具。
苍山有雪，剑有霜·2024-01-02 06:58

Verilog视频信号图形显示 FPGA(iCE40)

材料LatticeiCE40即用型开发平台（XilinxArtix-7）视频板（XilinxArtix-7）使用SDL（简单直接媒体层）进行Verilator模拟屏幕是一个微
亚图跨际·2024-01-02 00:17

深圳大学——基于basys3开发板的秒表设计及应用

2.3.2分秒计数（向下计数）2.3.3百分之一计数（向下计数）2.4数码管显示模块2.4.1数码管扫描原理2.4.2数码管扫描模块算法思路2.4.3添加模式选择三、仿真电路图摘要：本次秒表设计软件部分使用Xilinx
小新蜡笔553·2024-01-01 23:52

Tri Mode Ethernet MAC的配置及使用

以太网技术是当今被广泛应用的网络技术之一，XilinxFPGA提供了可参数化、灵活配置的千兆以太网IPCore解决方案，可以实现以太网链路层和物理层的快速接入。
卖红薯的小孩·2024-01-01 02:47

4—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—电机驱动模块

我使用的FPGA是Xilinx的PYNQ-7020（ZYNQ-Z2），在Vivado2018.3平台使用Verilog进行编程。
贡橙小白鼠·2024-01-01 02:08

数字电路之Verilog红绿灯设计

数字电路之Verilog红绿灯设计一、题目要求二、分析题目三、开始设计四、结果分析五、最后的话写在前面：以下仿真实验设计应用的是XilinxVivado。
No_Lies·2024-01-01 02:05

如何在 Python 中混合使用同步和异步函数？

同步编程通常需要使用锁和其他同步原语来确保线程
mkdir700·2023-12-31 22:02

Java基础-并发编程-LockSupport工具类

LockSupport类，是JUC包中的一个工具类，用于创建锁和其他同步类的基本线程阻塞原语。实现线程间的协作有三种方式：Object类的wait()和notify();C
HughJin·2023-12-31 21:09

复旦微ZYNQ EMIO控制PL LED

一，复旦微和XILINX对比（我的了解）1，复旦微ZYNQFPGA开发工具是Procise，ARM开发工具是IAR；2，它与xilinxZYNQ不同的是，xilinx移植的是两个ARMCONTEXA9或者高端
寒听雪落·2023-12-31 20:22

操作系统 全整理

第一章第二章进程控制原语进程创建进程终止进程阻塞和唤醒进程切换进程通信共享数据空间略过消息传递以格式化的消息通过发送、接收消息原语来进行数据交换管道通信什么是线程？
TheresaApocalype·2023-12-31 18:55

ZooKeeper 高级应用

ZooKeeper的设计目标是将那些复杂且容易出错的分布式一致性服务封装起来，构成一个高效可靠的原语集，并以一系列简单易用的接口提供给用户使用。基础
浪漫主义狗·2023-12-31 10:32

Golang简单实现IO操作

通过这篇文章，你将了解io库如何提供了对IO原语的基本接口，而io/ioutil库则提供了一些更高级的函数。
苍山有雪，剑有霜·2023-12-31 01:05

ITEM 17：最小化可变性

Java平台库包含许多不可变类，包括String、装箱的原语类以及BigInteger和BigDecimal。这样做有很多好的理由：不可变类比可变类更容易设计、实现和使用。
rabbittttt·2023-12-30 17:04

CAS

CAS的全称是Compare-And-Swap，它是CPU并发原语它的功能是判断内存某个位置的值是否为预期值，如果是则更改为新的值，这个过程保证原子性CAS并发原语体现在Java语言中就是sun.misc.Unsafe
随风来的月·2023-12-30 12:48

项目基础算法，Hyperlpr、Apollo、EasyPR、Haze Removal、Stitching

kirin980CPUJetsonNanoJetsonXavierNXJetsonTX2XilinxZCU1040：koroFileHeaderhttps://blog.csdn.net/M1512415
SensorFusion·2023-12-30 01:26

基于Xilinx bitslice原语实现delay可调整的MIPI DPHY

背景Xilinx自带的DPHY在1.5G时无法调整dataline的delay值，在需要调整数据线延时的场景可使用文中方案，且有较少的资源占用。
leixj025·2023-12-29 16:29

小梅哥Xilinx FPGA学习笔记17——模块化设计基础之加减法计数器

目录一：章节导读1.1任务要求1.2模块功能划分二：代码设计2.1灯控制逻辑（led_ctrl）2.2按键消抖模块（key_filter）2.3顶层模块（key_led）2.4引脚绑定一：章节导读在相对大一点的工程设计过程中，设计内容通常不会写在一个设计文件而是会针对不同的功能设计出不同的子文件，最后在顶层文件中再进行例化调用。1.1任务要求在上面设计并验证了独立按键的消抖，这里基于上一讲的按键消
都教授_·2023-12-29 13:37

【PXIE301-208】基于PXIE总线架构的Serial RapidIO总线通讯协议仿真卡

该板卡采用Xilinx的高性能Kintex系列FPGA作为主处理器，实现各个接口之间的数据互联、处理以及实时信号处理。
北京青翼科技·2023-12-29 13:36

小梅哥Xilinx FPGA学习笔记18——专用时钟电路 PLL与时钟向导 IP

目录一：IP核简介（具体可参考野火FPGA文档）二：章节导读三：PLL电路原理3.1PLL基本实现框图3.2PLL倍频实现3.3PLL分频实现四:基于PLL的多时钟LED驱动设计4.1配置ClockingWizard核4.2led闪烁控制4.2.1LED闪烁代码设计4.3顶层模块代码设计4.4仿真测试文件4.5仿真结果4.6管脚约束文件4.7上板验证结果一：IP核简介（具体可参考野火FPGA文档）
都教授_·2023-12-29 13:05

Zookeeper相关面试题及答案

它通过一个简单的原语集来实现这一目标。ZooKee
爬山算法·2023-12-29 10:23

小梅哥Xilinx FPGA学习笔记19——IP 核使用之 ROM

目录一：章节导读二：ROMIP核配置2.1创建ROM初始化文件2.3ROMIP核配置步骤三：ROM核的仿真与调用3.1三角波的产生3.2仿真验证结果3.3正弦波的产生3.4仿真验证结果一：章节导读ROM是只读存储器（Read-OnlyMemory）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除，且资料不会因为电源关闭而消失。而事实上在FPGA中通过
都教授_·2023-12-29 09:45

小梅哥Xilinx FPGA学习笔记16——FSM(状态机)的学习

目录一、状态机导读1.1理论学习1.2状态机的表示1.3状态机编码1.4状态机描述方式二、实战演练一（来自野火）2.1实验目标2.2模块框图2.3状态转移图绘制2.4设计文件2.5仿真测试文件2.6仿真结果三、实战演练二（来自野火）3.1实验目标3.2模块框图3.3状态转移图绘制3.4设计文件3.5仿真测试文件3.6仿真结果四、实战演练三（来自小梅哥）4.1实验目标4.2模块框图4.3端口功能描述
都教授_·2023-12-29 08:04

Zookeeper-Zookeeper特性与节点数据类型详解

Zookeeper的设计目标是将那些复杂目容易出错的分布式一致性服务封装起来，构成一高效可靠的原语集，并以一系列简单易用的接口提供给用户使用。
长情知热爱·2023-12-29 03:57

【 FPGA 封装设计资源 】 Xilinx vs Altera

XILINXPACKAGE一般在docnav搜索，同样也可以在官网；检索关键字“*pkg-pinout.”比如vu9p:ug575-ultrascale-pkg-pinout.pdf原理库文件PackageFilesPortal
hcoolabc·2023-12-28 19:17

云原生时代崛起的编程语言Go并发编程实战

文章目录概述基础理论并发原语协程-Goroutine通道-Channel多路复用-Select通道使用超时-Timeout非阻塞通道操作关闭通道通道迭代定时器-TimerAndTicker工作池-WorkerPools
IT小神·2023-12-28 17:55

go 使用 - sync.WaitGroup

Goroutines对Go来说是独一无二的（尽管其他一些语言有类似的并发原语）。
Q_X_Q 慶·2023-12-28 11:07

go 源码解读 - sync.Mutex

sync.Mutexmutex简介mutex方法源码标志位获取锁LocklockSlowUnlock怎么调度goroutineruntime方法mutex简介mutex是一种实现互斥的同步原语。
Q_X_Q 慶·2023-12-28 11:30

操作系统名词解释

目录名词解释（3分×5个）【1】操作系统【1】分时系统P9PPT35【1】实时系统P11PPT41【2】进程P39【2】阻塞状态P40【2】PCBP44【2】原语P47【2】临界区P55，PPT83【2
嗯诺·2023-12-28 11:34

2.3_3 进程互斥的硬件实现办法

2.3_3进程互斥的硬件实现办法1.中断屏蔽方法利用“开/关中断指令”实现（与原语的实现思想相同,即在某进程开始访问临界区到结束访问为止都不允许被中断,也就不能发生进程切换,因此也不可能发生两个同时访问临界区的情况
AngelaEzioHe·2023-12-28 10:25
上一页 3 4 5 6 7 8 9 10 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他