Xilinx原语

Zookeeper系列（一）集群搭建（非容器）

目录前言下载搭建Data目录Conf目录集群复制和修改启动配置示例测试总结前言Zookeeper是一个开源的分布式协调服务，其设计目标是将那些复杂的且容易出错的分布式一致性服务封装起来，构成一个高效可靠的原语集
丶醉卧·2024-01-10 09:48

2.3_5 信号量机制

2.3_5信号量机制用户进程可以通过使用操作系统提供的一对原语来对信号量进行操作,从而很方便的实现了进程互斥、进程同步。
AngelaEzioHe·2024-01-08 08:54

【Verilog】基于Verilog的DDR控制器的简单实现（一）——初始化

为了方便用户使用，Xilinx提供了DDRMIGIP核，用户能够通过AXI接口进行DDR的读写访问，然而MIG内部自动实现了许多环节，不利于用户深入理解DDR的底层逻辑。
wjh776a68·2024-01-08 07:34

【FPGA基础篇】Xilinx FIFO详细解析

FIFO官方手册要点类型Reset写操作满标志写操作时序分析读操作空信号读操作时序分析StandardReadFirst-WordFall-Through同时读写时序分析握手信号ProgrammableFlagsDataCountsNon-symmetricAspectRatiosFIFO作为FPGA岗位求职过程中最常被问到的基础知识点，也是项目中最常被使用到的IP，其意义是非常重要的。本文基于对
mrVillain·2024-01-07 13:48

【Xilinx FPGA】异步 FIFO 的复位

本文主要介绍XilinxFPGA对异步FIFO复位的时序要求，并参考IP核示例工程设计异步FIFO的复位逻辑。目录1复位类型2异步FIFO的复位1复位类型XilinxF
洋洋Young·2024-01-07 13:46

【总线接口】2.学习硬件这些年接触过的硬件接口、总线 · 大汇总

系列文章【总线接口】1.以Xilinx开发板为例，直观的认识硬件接口【总线接口】2.学习硬件这些年接触过的硬件接口、总线·大汇总【总线接口】3.常见总线、接口GPIO、I2C、SPI、I2S、Modbus
神仙约架·2024-01-07 13:30

【总线接口】1.以Xilinx开发板为例，直观的认识硬件板卡和接口

初接触硬件，五花八门的总线、接口一定会让你有些疑惑，我尝试用一系列文章来解开你的疑惑系列文章【总线接口】1.以Xilinx开发板为例，直观的认识硬件接口【总线接口】2.学习硬件这些年接触过的硬件接口、总线
神仙约架·2024-01-07 13:57

vivado 支持的XDC和SDC命令

支持的XDC和SDC命令本附录讨论了支持的Xilinx设计约束（XDC）和Synopsys设计AMDVivado中的约束（SDC）命令™集成设计环境（IDE）。
cckkppll·2024-01-07 03:38

自研Xilinx高性能PCIe多通道DMA控制器

1介绍基于PCIExpressIntegratedBlock，Multi-ChannelPCIeQDMASubsystem实现了使用DMA地址队列的独立多通道、高性能Continous或ScatherGatherDMA，提供FIFO/AXI4-Stream用户接口。基于PCIExpressIntegratedBlock，Multi-ChannelPCIeRDMASubsystem实现了使用DMAR
FPGA IP·2024-01-07 00:12

自研基于Xilinx PCIe的高性能多路视频采集与显示控制器

1概述视频采集与显示子系统可以实时采集多路视频信号，并存储到视频采集队列中，借助高效的硬实时视频帧出入队列管理和PCIeC2HDMA引擎，将采集到的视频帧实时传递到上位机采集缓冲区。在超带宽视频采集情况下，支持采集丢帧操作，后续视频可以正常采集。视频采集与显示子系统使用高效的PCIeH2CDMA引擎读取上位机显示缓冲区的视频帧，存储到视频显示队列中，并且可以借助外部输入的硬件显示定时脉冲实时访问视
FPGA IP·2024-01-07 00:41

IO_FILE 与高版本 glibc 中的漏洞利用技巧

对于信息泄露有很多方法，比如寻找一些数据结构在内存中残留的地址，可以是内部结构，也可以是用户定义的结构；相比而言，内存写原语的使用场景就相对有限了。
有价值炮灰·2024-01-06 13:18

小梅哥Xilinx FPGA学习笔记20——无源蜂鸣器驱动设计与验证（音乐发生器设计）

目录一：章节导读二：无源蜂鸣器驱动原理三：PWM发生器模块设计3.1PWM发生器模块框图3.2PWM发生器模块接口功能描述3.3PWM波生成设计文件代码3.4测试仿真文件3.5测试仿真结果3.6板级调试与验证之顶层文件设计四：基于PWM波的音乐发生器设计4.1“天空之城”乐谱4.2get_pitch模块的代码4.3rom配置4.4coe文件4.5顶层文件设计4.6仿真验证代码4.7仿真结果4.8板
都教授_·2024-01-06 04:39

小梅哥Xilinx FPGA学习笔记21——IP核之RAM实验

目录一:RAM简介1.1存储器的分类二：单端口ram配置2.1单端口RAM的框图2.2RAMIP核配置2.3RAM读写模块设计2.4顶层模块设计2.5仿真测试文件代码2.6仿真结果三：伪双端口配置（小梅哥）3.1伪双端口框图3.2详细配置流程图3.2激励文件设计代码3.3仿真结果四：伪双端口配置（正点原子）4.1RAM写模块设计4.2RAM读模块设计4.3顶层文件设计4.4仿真文件4.5仿真结果一
都教授_·2024-01-06 04:07

C语言多线程编程-线程同步

在C语言中，多线程编程的线程同步主要依赖于POSIX线程（Pthreads）库提供的同步原语。
匠心码农·2024-01-06 00:58

Simulink HDL Coder FPGA初级开发实践（三） 按键消抖

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。
肆拾伍·2024-01-05 23:11

Simulink HDL Coder FPGA初级开发实践（一） LED呼吸灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。
肆拾伍·2024-01-05 23:10

Simulink HDL Coder FPGA初级开发实践（二） LED流水灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。
肆拾伍·2024-01-05 23:10

关于Xilinx vivado中license许可文件问题的资源获取和解决方法

关于Xilinxvivado中license许可文件问题的资源获取和解决方法————————————————————————————————————●part1：license资源的获取●part2：将
Zoey不会秃!·2024-01-05 16:18

Vivado如何获取License

无论此刻你是一个需要安装XilinxVivado工具链的入门菜鸟，还是已有license过期的Vivado老铁，今儿咱就借着这篇文章，把学习「Vivado如何获取License」这档子事儿给说通透咯~手把手教程
不怨天，不尤人·2024-01-05 16:18

VIVADO IP核LICENSE申请——以JESD204B IP核为例

我们登陆XILINX官方网站，找到IP核。点击生成LicenseKey后填写个人信息
最醒醒人·2024-01-05 16:15

vivado2019.2软件安装及license添加

安装过程介绍参照如下链接博客：https://blog.csdn.net/zerolord/article/details/1064317622添加license方法1）license获取方法license可以去xilinx
Wiley.Wen·2024-01-05 16:15

VIVADO的IP核申请过程

VIVADO的IP核申请1，打开Xilinx官网（www.amd.com），并登录。点击后弹出填写详细信息，最后点击NEXT。点击SearchNow，输入自己需要的IP核，勾选，然后点击Add。
anhoal·2024-01-05 16:14

Xilinx(AMD) vivado软件IP核及license许可文件简介

1概述Vivado软件作为Xilinx(AMD)FPGA器件重要的开发设计软件，包含了功能丰富IP核。
MmikerR·2024-01-05 16:42

vivado license官方申请

vivadolicense官方申请点击下面的链接https://china.xilinx.com/products/intellectual-property/license.html1、选择GenerateaLicenseKey2
有钱挣的地方就是江湖之FPGA行者·2024-01-05 16:12

xilinx vivado srio license

xilinxvivadosriolicense如上图所示打开xilinxvivadosriocore时显示BoughtIPlicenseavailable则表示当前使用的license是购买的license
QQ_1500930061·2024-01-05 16:11

sata盘的sata总线知识点

1.5Gbps；SATA2.0可以达到300MBps的速度，即3Gbps；SATA3.0可以达到600MBps的速度，即6Gbps；（有两位做数据校验位）2.物理层：采用全双工串行传输方式链路层：通过控制原语的传递来控制信息帧的整个传输过程
燎原星火*·2024-01-05 11:06

SparkStreaming基础解析（四）

数据输入后可以用Spark的高度抽象原语如：map、reduce、join、window等进行运算。而结果也能保存在很多地方，如HDFS，数据
有语忆语·2024-01-05 10:05

Ubuntu20.04安装arm-xilinx-linux版本的GCC

step1有一个安装包arm-xilinx-linux版本的GCC：链接：https://pan.baidu.com/s/1uLlAJI525GMxAEMFlhsc6g提取码：1234解压后，把这个安装包放到
2020_2023_A103·2024-01-05 10:44

【AMD Xilinx】ZUBoard（4）：PS端的IO读写

【AMDXilinx】ZUBoard（4）：PS端的IO读写一、本项目实现的功能二、原理图和对应的IO1.SW42.按键SW13.红色LED4个三、例程：跑马灯四、例程：拨动开关、按键、LED三者联动一
王师傅MasterWang·2024-01-05 09:09

【AMD Xilinx】ZUBoard（5）：移植KSZ9131千兆phy驱动

【AMDXilinx】ZUBoard（5）：移植KSZ9131千兆phy驱动一、需求二、软件搭建1.在bsp中添加lwip库2.创建lwip的例子三、Phy驱动调试1.问题查找2.修改驱动1）查找芯片手册
王师傅MasterWang·2024-01-05 09:39

【AMD Xilinx】ZUBoard（3）：通过AXI GPIO接收PL端的按键输入

【AMDXilinx】ZUBoard（3）：通过AXIGPIO接收PL端的按键输入一、本项目实现的功能二、Vivado工程1.添加AXIGPIO2.配置AXIGPIO3.根据原理图查找对应管脚4.I/OPlanning5
王师傅MasterWang·2024-01-05 09:38

Quartus II 13.1的安装及使用

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
lbaihao·2024-01-05 09:05

【AMD Xilinx】ZUBoard（6）：PS端的IO读写

【AMDXilinx】ZUBoard（6）：PS端的IO读写一、本项目实现的功能二、原理图和对应的IO1.SW42.按键SW13.红色LED4个三、例程：跑马灯四、例程：拨动开关、按键、LED三者联动一
王师傅MasterWang·2024-01-05 09:34

Go - sync.Mutex

设计目的保证多个Goroutine在访问同一片内存时不会出现竞争条件等问题Locker接口Locker的接口定义了锁同步原语的方法集：typeLockerinterface{Lock()Unlock()
kyo1992·2024-01-05 06:18

【ZYNQ】教你用 Vivado HLS 快速设计一个 IP

Xilinx推出的VivadoHLS工具可以直接使用C、C++或SystemC来对Xilinx系列的FPGA进行编程，从而提高抽象的层级，大大减少了使用传统RTL描述进行FPGA开发所需的时间。
Hello阿尔法·2024-01-04 23:21

HLS 2017.4 导出 RTL 报错：ERROR: [IMPL 213-28] Failed to generate IP.

软件版本：HLS2017.4在使用HLS导出RTL的过程中产生如下错误：参考Xilinx解决方案：https://support.xilinx.com/s/article/76960?
Hello阿尔法·2024-01-04 23:50

xilinx_axidma 驱动移植与使用

参考资源开源项目xilinx_axidmaPetalinux2020.2开发ZYNQ的AXIDMA-知乎(zhihu.com)Linux环境下在用户空间使用AXI-DMA进行传输开发环境vivado2020.1
bitQ·2024-01-04 19:15

XILINX_IP核_DMA

DMA:directmemoryassess直接内存访问，不在cpu干预的模式下完成数据的交互，节省cpu资源DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核
victor-f·2024-01-04 19:15

xilinx的VDMA驱动分析

研究生期间由于导师研究的项目需要，对xilinx的IP核Video-DMA内核中驱动进行学习。
stoneboy_z·2024-01-04 19:15

xilinx dma 程序

XilinxDMA程序是一个为Xilinx器件(如FPGA)开发的数据传输程序。
金刚廉神兽·2024-01-04 19:15

从 IP 开始，学习数字逻辑：DataMover 进阶篇

所以还是你我们前文中讨论过，一般意义上的DMA由CPU控制，在Xilinx嵌入式系统中，CPU通过AXI-Lite总线控制DMA的初始化，发送以及接收数据。
neufeifatonju·2024-01-04 19:14

【Xilinx DMA】Xilinx FPGA DMA介绍

DMA(DirectMemoryAccess直接内存访问)可以在不受CPU干预的情况下，完成对内存的存取。在PS和PL两端都有DMA，其中PS端的是硬核DMA，而PL端的是软核DMA。如何选用这两个DMA呢？如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA；而对于大量数据的搬运，内存DDR3到PL的软核AXIDMA，并且用HP接口以达到高速传输的效果，但是其缺
Linest-5·2024-01-04 19:44

【Xilinx DMA SG】Xilinx DMA SG 模式

DMA简介：AXI直接存储器访问(AXIDMA)IP提供高带宽直接存储器AXI4存储器映射和AXI4-StreamIP接口之间的访问。它SG模式还可以从中央处理中卸载数据移动任务基于处理器的系统中的单元(CPU)。初始化、状态和管理寄存器是通过AXI4-Lite从接口访问。图说明了功能核心的组成。1、系统内存和stream目标之间的主要高速DMA数据移动是通过AXI4ReadMaster到AXIM
Linest-5·2024-01-04 19:43

Xilinx DMA的几种方式与架构

DMA是directmemoryaccess，在FPGA系统中，常用的几种DMA需求：1、在PL内部无PS（CPU这里统一称为PS）持续干预搬移数据，常见的接口形态为AXIS与AXI，AXI与AXI；2、从PL与PS之间搬移数据，对于ZYNQ就比较好理解，属于单个芯片内部接口，对于PCIe等其它接口，会稍微复杂一些，属于多个芯片之间的接口；探索DMA方式的目的：1、了解芯片内部数据搬移的方法，DM
Hello-FPGA·2024-01-04 19:13

信号量机制（重要）-第二十八天

目录前言信号量机制信号量S整型信号量记录型信号量四个原语实例（对于单核CPU的情况）本节思维导图前言之前我们学习了关于进程互斥的四种软件实现方法（单标志法、双标志先检查法、双标志后检查法、Peterson
无聊看看天T^T·2024-01-04 17:50

Vivado link synplify edf 和 xilinx ip或者原语

摘要：Vivadolinksynplifyedf和xilinxip或者原语如果只有ip的话：read_edif.
Jade-YYS·2024-01-04 11:18

STM32CubeMX FreeRTOS 互斥锁

一、CubeMX配置时钟配置LED板载小灯配置串口一配置freertos配置生成工程二、互斥锁（Mutex）特点：互斥锁是一种基本的同步原语，用于保护临界区，确保在同一时刻只有一个线程可以进入临界区。
chem4111·2024-01-04 10:07

linux 多线程信号量(盘子水果问题)

规定当盘空时一次只能放一只水果供吃者取用，请用P、V原语实现爸爸、儿子、女儿三个并发进程的同步。
最后冰吻free·2024-01-04 10:57

4 路 SFP+光纤接口 FMC 子板

该FMC子卡与基于XilinxFPGA载卡配合，可快速搭建起高速光纤通信的验证平台，可广泛适用于交换机、路由器、企业存储、多通道互联等应用场景。
潘通·2024-01-03 13:35

两通道SFP+和单通道QSFP+万兆光纤子卡

该FMC子卡与基于XilinxFPGA载卡配合，可快速搭建起高速光纤通信的验证平台，可广泛适用于交换机、路由器、企业存储、多通道互联等应用场景。同时，该子卡可与坤驰QT701x、QT702x、QT
潘通·2024-01-03 13:35
上一页 3 4 5 6 7 8 9 10 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他