E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Xilinx原语
记录ssh连接失败问题
案发现场一个
xilinx
芯片的板卡,跑的ubuntu系统,SD卡启动,在原本的板卡上启动运行一切正常。换了一个新的板卡之后网络通信都正常,但是唯独ssh连接失败。
星星-点灯
·
2024-09-03 20:10
ssh
运维
Xilinx
高速接口之GTX
简介开坑计划中,主要参考ug475主要讲解结构以及
原语
以及时钟路由和一些其他的如果不更新就把这篇删了就介
momo5234
·
2024-09-01 04:04
#
FPGA高速接口资源
fpga开发
pcie debug web portal
https://
xilinx
.github.io/pcie-debug-kmap/pciedebug/build/html/docs/PCIe_Debug_General_Techniques/index.html34536
斐非韭
·
2024-08-30 20:00
fpga开发
产品推荐 | 基于VU13P FPGA的4路FMC接口基带信号处理平台
一、产品概述TES641是一款基于VirtexUltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台,该平台采用1片
Xilinx
的VirtexUltraScale+系列FPGAXCVU13P
迪普微社区
·
2024-08-30 11:01
产品推荐
fpga开发
信号处理
fpga
图像处理
无线电
FMC
Qt QtConCurrent 使用示例
简介QtConcurrent是Qt框架中的一个模块,它提供了一种高级别的API来编写多线程程序,而无需直接使用线程、互斥锁或信号量等低级同步
原语
。
一直在找资料的菜鸟
·
2024-08-30 08:12
qt
java
开发语言
XILINX
AXI总线
简介本文主要针对
XILINX
使用的AXILite总线对寄存器读写的使用,首先对AXI总线做详细介绍AXI总线AXI是一种总线协议,可以挂在多个master和slave,AXI总线包括3中类型接口,介绍如下
热爱学习地派大星
·
2024-08-29 19:42
网络
fpga开发
fpga
嵌入式硬件
UNAVAILABLE_DURING_CALIBRATION
当IDELAY/ODELAY和本机
原语
使用TIME
cckkppll
·
2024-08-29 05:10
fpga开发
6U VPX总线架构:搭载飞腾D2000/FT2000 + FPGA-K7(赛灵思)
K7是
Xilinx
7系列FPGA中的一个系列,这个系列的FPGA提供了高性能和低功耗的特点,非常适合于各种应用,包括通信、航空航天与国防、汽车、工业、科学计算等领域。Kintex-7FPGA的一些
未来通信-国产化板卡及设备定制
·
2024-08-27 12:10
fpga开发
信息与通信
国产化
飞腾处理器
【
xilinx
】解决vivado中 I/O 时钟布局器错误
典型时钟AMD设备上的典型时钟电路结构如下:输入端口(IBUF)→BUFG→FDCE/C如果使用MMCM或PLL修改时钟,则其结构如下:输入端口(IBUF)→BUFG→MMCM/PLL→BUFG→FDCE/C对于GT时钟,其结构如下:GT_QUAD→BUFG_GT→FDCE/CI/O时钟布局阶段可能会发生错误,表明该工具无法放置时钟结构直到最后一个BUFG。分析发生这种情况的原因可能有多种:时钟结
神仙约架
·
2024-08-27 11:34
xilinx
fpga开发
时钟
vivado
时钟布局
Golang学习笔记-Golang中的锁
同步
原语
和锁Golang作为一个原生支持用户态的语言,当提到并发进程,多线程的时候,是离不开锁的,锁是一种并发编程中的同步
原语
(SynchronizationPrimitives),它能保证多个Goroutine
武昌库里写JAVA
·
2024-08-26 19:13
面试题汇总与解析
spring
log4j
java
开发语言
算法
超详细的 Vivado 2021.1 安装教程(适合新手)
Vivado是
Xilinx
推出的FPGA和SoC设计工具。对于新手来说,安装和配置Vivado可能有些复杂,因此本文将详细讲解每一个步骤,并介绍如何免费激活Vivado。
shuai_258
·
2024-08-26 11:55
Vivado
2021.1
c++
人工智能
fpga开发
FPGA工程师成长路线(持续更新ing,欢迎补充)
时钟管理资源可编程输入输出单元(IOB)丰富的布线资源底层内嵌功能单元(DLL、PLL、DSP)内嵌专用硬核(专用乘法器、SERDES等)(3)FPGA开发流程(4)FPGA产业现状国外三巨头占领全球90%的市场,分别是
Xilinx
白开水不甜
·
2024-08-25 03:05
fpga开发
深入理解 Go 语言原子内存操作
原子内存操作提供了实现其他同步
原语
所需的低级基础。一般来说,你可以用互斥体和通道替换并发算法的所有原子操作。然而,它们是有趣且有时令人困惑的结构,应该深入了解它们是如何工作的。
Mindfulness code
·
2024-08-23 07:04
Go语言开发
开发语言
Go
atomic
网络协议实践(下)-应用层网络协议栈的典型架构
网络协议实践(下)-应用层网络协议栈的典型架构架构分层设计思路服务
原语
实体管理服务端/客户端实体节点协议连接管理帧处理协议实体功能OAM小结参考架构分层上一篇,我们分析了协议构成之后,其实协议栈的典型架构已经呼之欲出了
amuro_ray027
·
2024-08-22 19:51
网络
网络协议
架构
网络
【vivado】fpga时钟信号引入
FPGA的时钟信号一般由板上晶振经由时钟引脚引入,有时由于工程需要也会从pin脚引入其他外部时钟,这时为了该时钟能够正常工作,满足
xilinx
fpga的外部时钟引入规则。
刘小适
·
2024-03-16 12:18
日拱一卒
Xilinx
SoC
FPGA
fpga开发
FPGA-AXI4总线介绍
下一节:AXI接口时序解读AXI总线概述
Xilinx
软件官方axi协议有以下三种:AXI4:是面向高性能传输且带有存储地址映射的,最大允许256次数据突发传输。
北纬二六
·
2024-03-11 22:10
AXI协议学习
fpga开发
python实现公钥加密算法进行加解密和数字签名
这个库提供了一系列密码学工具和
原语
。首先,确保你安装了cryptography库。
终将老去的穷苦程序员
·
2024-02-23 07:54
python
开发语言
xilinx
FPGA 除法器IP核(divider)的使用 vivado 2019.1
参考:
xilinx
FPGA除法器ip核(divider)的使用(VHDL&Vivado)_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型,跟ISE
小 阿 飞
·
2024-02-20 21:31
fpga开发
除法器 c语言 模拟,用Vivado-HLS实现低latency除法器
GeorgeWang–
Xilinx
DSPSpecialist1VivadoHLS简介
Xilinx
VivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范,
小小羊羊羊
·
2024-02-20 21:00
除法器
c语言
模拟
xilinx
FPGA 乘法器 除法器 开方 IP核的使用(VHDL&ISE)
目录一、乘法器ip核1.新建工程之后建一个ip核文件:2.配置ip核:3.编写顶层文件或者激励文件:第一种情况:这个是加了ce的第二种情况:这个是加了ce和sclr的第三种情况:这个是不加使能的乘法器的正确使用:第二天的新进展:最高位是1结果之所以出问题,是因为设置的时候我忘了改了,那个输入的类型默认是signed,即有符号位,大家一定要看清楚哟,按照自己需求,看是否设置最高位为有符号位二、除法器
坚持每天写程序
·
2024-02-20 21:30
xilinx
fpga
ip核使用例程(VHDL)
FPGA
VHDL
ISE
fpga开发
数字信号处理基础----
xilinx
除法器IP使用
前言在进行数字信号处理的时候,计算是必不可少的,通常情况下,能够不用乘法器和除法器就不用乘除法器,可以采用移位和加减法的方式来完成计算。但在一些特殊情况下,希望采用乘除法,这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。若直接在verilog代码中使用了乘法或者除法,其实最终对应到电路中,要么是采用大量的blockram来实现,要么是占用DSP资源。这种情
black_pigeon
·
2024-02-20 21:27
FPGA数字信号处理
数字信号处理基础
补码
xilinx
除法器的使用
平台:Vivado2018.3.芯片:xcku115-flva1517-2-i(active)最近学习使用了
xilinx
除法器,在使用过程中出现了很多次除法器的结果和我预计的结果不一致,特此记录学习一下
爱漂流的易子
·
2024-02-20 21:55
xilinx的各类ip的使用
fpga开发
硬件加速OpenCV的图像处理方法研究
摘要:研究了一种基于VivadoHLS加速OpenCV程序的方法,其核心是利用
Xilinx
高层次综合工具VivadoHLS,将C++编写的OpenCV程序按照VivadoHLS处理规范进行修改,进而将代码转换为硬件描述语言
Jason_儿
·
2024-02-20 13:55
【FPGA开发】HDMI通信协议解析及FPGA实现
本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换
原语
2.1
原语
简介2.2
原语
:IO端口组件2.3IOB输入输出缓冲区
Include everything
·
2024-02-20 12:51
FPGA开发
fpga开发
FPGA时钟资源与设计方法——IO延迟约束(Vivado)
Vivado对整个工程的时序进行分析时,只能分析内部的时序信息,对于外部的时序信息Vivado无法提供,在设计中要精确建模外部时序信息,必须为输入和输出端口提供输入输出延迟信息,而I/O延迟约束就是告知
Xilinx
Vivado
CWNULT
·
2024-02-20 12:19
fpga开发
Xilinx
(AMD) 7系列FPGA配置引脚说明
xilinx
7系列FPGA配置引脚下表详细描述了
xilinx
7系列FPGA所有配置引脚及其功能。
CWNULT
·
2024-02-20 12:19
加载配置篇
fpga开发
svg 基础(十一)滤镜通用属性、in属性
用于定义一个滤镜效果的输出名字,以便将其用作另一个滤镜效果的输入in指定滤镜效果的输入源,可以是某个滤镜到导出的result,也可以是特定的值(如下)in属性的6个值取值说明SourceGraphic表示图形元素自身将作为
原语
的原始输入
无心使然云中漫步
·
2024-02-20 09:25
svg
html
前端
VPX信号处理卡设计原理图:9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信
板卡采用一片TIDSPTMS320C6678和一片
Xilinx
公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器,
Xilinx
的AritexXC7A200T作为辅助处理器。
hexiaoyan827
·
2024-02-20 08:53
fpga开发
VPX信号处理卡
信号处理
无线电通信领域
固态硬盘存储
[sqlserver]在count(*)末尾增加单位(sql语句中的类型转换函数convert())
背景:在查询登录总数后面增加“人次”解决:使用convert()函数转换为varchar类型即可
原语
句:selectcount(*)登录次数fromlogin更改后:selectconvert(varchar
ziziju
·
2024-02-20 06:19
数据库
sql
数据库
ZooKeeper原理应用
ZooKeeper的设计目标是将那些复杂且容易出错的分布式一致性服务封装起来,构成一个高效可靠的
原语
集,并以一系列简单易用的接口提供给用户使用。
学编程的小屁孩
·
2024-02-20 05:33
Vivado合成中的UltraRAM推断
Vivado合成中的UltraRAM推断UltraRAM
原语
概述UltraRAM是AMD的UltraScale+设备中提供的一种新的专用内存基元。这是一个大型存储器,设计用于级联非常大的RAM块。
cckkppll
·
2024-02-19 21:50
fpga开发
平时积累的FPGA知识点(9)
解释:
Xilinx
公司的ZynqUltraScale+RFSoC系列芯片进行项目开发,在某些芯片型号中,自身带有SD-FEC硬核资源,具体查询方式,可在
Xilinx
官方网站检索DS889手册。
徐丹FPGA之路
·
2024-02-19 19:05
FPGA
fpga开发
笔记
Go-同步
原语
与锁(二)WaitGroup、Once与Cond
本文将讲解一下Go语言中的同步
原语
与锁。会阐述几种常见的锁,剖析其流程,然后针对每种同步
原语
举几个例子。由于文章比较长,为方便阅读,将这部分拆解为两部分。
链人成长chainerup
·
2024-02-19 16:58
Xilinx
fpga实现LVDS高速ADC接口
LVDS即Low-VoltageDifferentialSignaling。FPGA的selecteIO非常强大,支持各种IO接口标准,电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。像ISERDES,IDDR,IDELAY,OSERDES,ODDR这种资源在FPGA的IOB中多得是(每个IO都对应有,最后具体介绍),根本不担心使用。最近刚在
Hack电子
·
2024-02-19 13:05
深度学习
人工智能
机器学习
stm32
python
LVDS高速ADC接口,
xilinx
FPGA实现
LVDS即Low-VoltageDifferentialSignaling。FPGA的selecteIO非常强大,支持各种IO接口标准,电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。像ISERDES,IDDR,IDELAY,OSERDES,ODDR这种资源在FPGA的IOB中多得是(每个IO都对应有,最后具体介绍),根本不担心使用。最近刚在
Hack电子
·
2024-02-19 13:05
fpga开发
FPGA之移位寄存器
32位移位寄存器调用
原语
:SRLC32E#(.INIT(32h0000000
行者..................
·
2024-02-19 10:12
fpga开发
APUE第7章 进程环境
7.1引言image.png将介绍进程控制
原语
,在此之前需先了解进程的环境。
MachinePlay
·
2024-02-14 19:39
2022-05-06_JavaLockSupport示例互斥锁学习笔记
20220506_JavaLockSupport示例互斥锁学习笔记.md1概述1.1LockSupportLockSupport用来创建锁和其他同步类的基本线程阻塞
原语
。
kikop
·
2024-02-14 07:33
AMD FPGA设计优化宝典笔记(3)控制集
controlset:因为7系列FPGA,一个slice只能有一种控制集(触发器的使用方式比如有复位/有时钟使能等等),多了就会分布到不同的slice里,所以代码尽量统一触发器的控制集使用方式,不要超限制(
xilinx
徐丹FPGA之路
·
2024-02-14 07:36
异构计算
FPGA
fpga开发
笔记
进程间通信IPC,管道、共享内存、消息队列、信号量原理介绍
目录前言知识点SystemVIPC机制POSIX标准操作系统的
原语
同步机制互斥锁读写锁条件变量信号量原子性与互斥性半双工通信机制全双工通信机制内存级文件ftok()介绍用例:为什么是什么管道命令mknodmkfifo
light.849
·
2024-02-13 22:03
模块知识
linux
git
c++
IPc
Zookeeper学习系列【二】Zookeeper 集群章节之集群搭建
数据模型+
原语
集+Watches机制。本章内容主要讲的是集群搭建相关的知识。
Richard_易
·
2024-02-13 04:20
【QT+QGIS跨平台编译】之三十四:【Pixman+Qt跨平台编译】(一套代码、一套框架,跨平台编译)
Pixman的主要特点包括:1.低级别图形
原语
:Pixman提供了一系列低级别的图形
原语
,如像素操作、图像合成、图像变换等,使得开发人员可以创
翰墨之道
·
2024-02-13 02:56
Qt+QGIS跨平台编译
pixman跨平台编译
pixman编译
pixman
pixman+qt
QGIS跨平台编译
QGIS编译
Go高级并发模式
Go以其内置的并发
原语
而闻名,理解这些模式可以帮助我们编写更高效、可扩展的应用程序。1.基础Goroutinegorouti
俞凡 DeepNoMind
·
2024-02-12 21:12
程序人生
XDMA driver安装失败
我下载了https://www.
xilinx
.com/support/answers/65444.html的驱动,也将系统设置成了测试模式的,但是驱动还是安装失败。解决办法:需要更换之前版本的驱动。
jjzw1990
·
2024-02-12 16:09
vivado
XDMA
Xilinx
Vivado复数乘法器Complex Multiplier IP核调用及其仿真
ComplexMultiplierIP核的使用,尤其是输出数据的截位到底怎么弄,我感觉官方文档PG104写的不清楚。我个人在网上也没找到好的讲解文章,就自己琢磨了下,然后写成文档记录在此,方便将来也有疑问的同学。目录一、如下是我的仿真代码:二、testbench中的IP设置如下:三、几个关键点的理解如下:1、当IP输出位宽为默认的最大值25时,此时IP没有截位。如仿真例子中第一种方法:2、当IP输
jjzw1990
·
2024-02-12 16:09
数字信号处理
vivado
fpga开发
在Modelsim中添加Vivado仿真库
说明:本文是在参考《在Modelsim中添加
Xilinx
仿真库》的基础上,经过反复试验才取得成功的!
jjzw1990
·
2024-02-12 16:08
vivado
Vitis AI 集成
IApacheTVM中文站VitisAI是用在
Xilinx
平台(包括边缘设备和Alveo卡)上进行硬件加速AI推理的
Xilinx
开发堆栈。它由优化的IP、工具、库、模型和示例设计组成。
·
2024-02-12 12:42
人工智能
【Vivado】添加License后仍提示无法生成bitstream的解决办法
参考链接https://support.
xilinx
.com/s/article/57264?
wjh776a68
·
2024-02-12 11:27
#
Xilinx入门
vivado
license
xilinx
bitstream
IP
products
【Vitis/Vivado】在一台PC上同时调试多块FPGA开发板的方法
参考文献https://support.
xilinx
.com/s/article/75316?
wjh776a68
·
2024-02-12 11:27
#
Xilinx入门
vitis
vivado
多板调试
FPGA
多板
Go高级并发模式
Go以其内置的并发
原语
而闻名,理解这些模式可以帮助我们编写更高效、可扩展的应用程序。1.基础Goroutinegorouti
·
2024-02-12 10:34
程序员
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他