E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Xilinx原语
Vitis AI 集成
IApacheTVM中文站**VitisAI**是用在
Xilinx
平台(包括边缘设备和Alveo卡)上进行硬件加速AI推理的
Xilinx
开发堆栈。它由优化的IP、工具、库、模型和示例设计组成。
HyperAI超神经
·
2024-02-10 08:33
TVM
人工智能
TVM
上位机建立TCP/IP连接:Matlab实现
Python实现的参考:
Xilinx
ZYNQ+TCP通信+Python上位机实现实时视频传输系统-知乎(zhihu.com)GitHub-yg99992/Image_transfer_open_source
NoNoUnknow
·
2024-02-09 20:59
tcp/ip
网络
服务器
xilinx
vivado 工具使用常见报错(持续更新)
工具平台:
xilinx
vivado2022.2芯片平台:MPSOC操作系统:WIN110.vivado从2020版本开始不再支持WIN7系统(
xilinx
vivado2019.2后不再支持WIN7)1.
zidan1412
·
2024-02-09 19:07
fpga开发
vivado
xilinx
【屠疆】第二章 伤痛(2)
上
原语
气严厉,“要是只想着偷懒,我劝你还是趁早滚蛋!”倘若此事发生在几日前,邯羽兴许就直接怼回去了。然而他今日不在状态,看着那浑身是血的将军竟连一句反驳
西西惟亚
·
2024-02-09 17:47
使用HLS FFT报错: undefined reference to‘
xilinx
_ip_xfft_v9_1_*‘问题解决方法
/Vitis_HLS/hls_fft.h:670:undefinedreferenceto'
xilinx
_ip_xfft_v9_1_create_state'..
凳子花❀
·
2024-02-09 16:07
Verilog
数字IC设计
HLS
HLS
fpga开发
【Linux】POSIX信号量&基于环形队列的生产消费模型
信号量的操作一定要是原子的而事实和我们的推理结论是一致的,信号量的自增和自减都是原子的操作其中信号量自减的操作就表示申请资源,也叫做P操作;信号量自增的操作就表示释放资源,也叫做V操作信号量的核心操作也就是:PV
原语
如果信号量的值为
凌云志.
·
2024-02-09 15:54
Linux
linux
运维
服务器
MapReduce笔记
原语
:•“相同”的key为一组,调用一次reduce方法,方法内迭代这一组数据进行计算。
南宫萧言
·
2024-02-09 14:13
信号量机制(PV操作)
信号量机制处理互斥关系:PV操作可以有效地实现对临界区的管理设置一个公共信号量s,同时提供两个基于该信号量上的
原语
操作:P(s)、V(s)代码实现过程:P(s)//检测锁状态并上锁{s--;if(s<0
在猴站学算法
·
2024-02-08 20:14
windows
Xilinx
FPGA——在线升级
三、ICAP
原语
跳转
仲南音
·
2024-02-08 15:45
FPAG
FPGA进阶——通信
fpga开发
java性能调优权威指南_《Java性能权威指南》笔记----Java性能调优工具
空闲可能的原因:1、应用被同步
原语
阻塞、等待锁释放2、应用等待某些东西,例如:查询数据库并等待返回结果3、应用的确无所事事运行队列(r):所有正在运行和就绪状态(一旦有可用cpu就可以运行)的线程数。
这样哈
·
2024-02-08 05:53
java性能调优权威指南
【
Xilinx
UG 学习】Microblaze
ug984>Microblaze最大主频
hcoolabc
·
2024-02-08 03:31
FPGA
学习
FPGA时钟资源与设计方法——
Xilinx
(Vivado)
目录1FPGA时钟资源2时钟设计方案1FPGA时钟资源1.时钟资源包括:时钟布线、时钟缓冲器(BUFG\BUFR\BUFIO)、时钟管理器(MMCM/PLL)。2.时钟类型有三种:全局时钟,可以驱动整个内核上的同步逻辑;局部时钟,可以驱动特定和相邻区域的逻辑;IO时钟,可以驱动某个IO的特定逻辑。3.混合模式时钟管理器(MMCM)和数字时钟管理器(DCM),DCM与MMCM设计差别很大。4.时钟复
CWNULT
·
2024-02-08 03:53
fpga开发
1.0 Zookeeper 分布式配置服务教程
Zookeeper的设计目标是将那些复杂且容易出错的分布式一致性服务封装起来,构成一个高效可靠的
原语
集,并以一系列简单易用的接口提供给用户使用。
二当家的素材网
·
2024-02-07 22:00
运维
Zookeeper
教程
分布式
zookeeper
云原生
X310 和 子板,中心频率
X310
Xilinx
Kintex-7XC7K410TFPGA14bit200MS/sADC16bit800MS/sDACFrequencyrange:DC-6GHzwithsuitabledaughterboardUp160MHzbandwidthperchannelTwowide-bandwidthRFdaughterboardslotsOptionalGPSDOMultiplehigh-spe
东枫科技
·
2024-02-07 13:05
USRP
指南
fpga开发
FPGA
SDR
USRP
1.3 Verilog 环境搭建详解教程
FPGA开发环境有
Xilinx
公司的ISE(目前已停止更新),VIVADO;因特尔公司的QuartusII;ASIC开发环境有Synopsys公司的VCS;很多人也在用IcarusVerilog和GTKwave
二当家的素材网
·
2024-02-07 05:43
Verilog
教程
fpga开发
Verilog
进程
原语
-fork()
fork可以用于进程的创建,在父进程中使用fork()可以创建一个子进程,子进程可以执行fork后面的代码。默认情况下子进程可以继承父进程的资源,然后执行和父进程一样的操作。创建子进程时,fork内的_CREATE函数将会为子进程申请空间(4G的那个),然后会调用_CLONE函数部分拷贝父进程内核层的数据到子进程的内核层,然后父进程的用户层的数据将会完全拷贝到子进程的用户层。_CLONE执行完毕后
character_0205
·
2024-02-06 21:37
linux
服务器
运维
进程
原语
-execl()、wait()
除了之前提到的fork(),还有两种进程
原语
-execl()和wait()。那就让我们再来回顾一下这两种吧。execl():在一个进程中使用execl(),将会改变当前进程的功能。
character_0205
·
2024-02-06 21:37
前端
服务器
linux
vivado中IP核调用方法简介
目录一、基于Vivado的IP核使用方法二、常用IP核调用方法案例2.1FIFOIP核2.2UARTIP核2.3DDR3IP核2.4PLLIP核2.5AXIGPIOIP核三、总结Vivado是
Xilinx
Simuworld
·
2024-02-06 20:37
#
FPGA
fpga开发
vivado
IP核调用
函数式编程
原语
句代码publicclassTest{publicstaticvoidmain(String[]args){newThread(newRunnable(){@Overridepublicvoidrun
同学yes
·
2024-02-06 13:46
java
前端
算法
原语
,原子,线程安全
原子操作和
原语
是计算机科学中常见的概念,通常用于多线程或多进程环境中,以确保数据的一致性和同步。
phone1126
·
2024-02-06 08:22
开发语言
kernel
linux
Xilinx
黑金ZYNQ开发板AX7020,利用VIVADO进行FPGA程序烧录
参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。(1)创建工程,步骤与SDK实验篇中的步骤一致;配置PS端时应该可以只选需要的加载方式,如QSPI或者SD,我目前是两种都勾选了,但是只用了QSPI方式。第一章,1.2.(1)-1.2.(11)00:00(2)通过“RunBlockAutomation”完成端口导出,连接FCLK_CLK0到M_AXI_GP0_ACLK,然后保存,创建
weixin_48793386
·
2024-02-06 08:18
FPGA
ZYNQ
fpga开发
xilinx
FPGA在线调试方法总结(vivado+ila+vio)
本文主要介绍
xilinx
FPGA开发过程中常用的调试方法,包括ILA、VIO和TCL命令等等,详细介绍了如何使用。
jk_101
·
2024-02-06 08:13
FPGA
fpga开发
官网下载 Vivado
1、使用谷歌浏览器点击如下链接进入下载界面https://www.
xilinx
.com/support/download/index.html/content/
xilinx
/en/downloadNav
有钱挣的地方就是江湖之FPGA行者
·
2024-02-06 08:12
VIVIADO学习笔记
fpga开发
【FPGA】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装
Vivado介绍Step1:进入官网Step2:注册账号Step3:进入下载页面Step4:下载安装包Step5:安装Step6:等待软件安装完成安装完成Vivado介绍Vivado是FPGA厂商赛灵思公司(
XILINX
柠檬叶子C
·
2024-02-06 08:11
FPGA玩板子记录
fpga开发
Vivado
Go同步
原语
的基石
Go是一门以并发编程见长的语言,它提供了一系列的同步
原语
方便开发者使用,例如sync包下的Mutex、RWMutex、WaitGroup、Once、Cond,以及抽象层级更高的Channel。
机器铃砍菜刀s
·
2024-02-06 01:12
【基于
xilinx
Zynq7000的PYNQ框架项目】03 Socket实现开发板和电脑的实时视频传输并存储图片
一、服务器端代码承接本项目系列的上一篇文章【基于
Xilinx
Zynq7000的PYNQ框架项目】02PYNQ镜像制作,使用PYNQ提
小黄能吃辣
·
2024-02-05 22:46
嵌入式硬件
单片机
tcp/ip
opencv
ubuntu
课程设计
音视频
【基于
Xilinx
ZYNQ7000的PYNQ框架项目】01人脸识别项目介绍与展示
01项目介绍与展示前言一、项目内容环境与工具项目文件二、运行项目1.登录开发板2.运行代码3.效果展示总结前言 本项目是一个嵌入式开发的人脸识别项目,为开发板自制PYNQ镜像,通过socket通信将笔记本摄像头画面实时传输至开发板,然后使用开发板上的人脸识别模型进行检测后,将识别画面传输回笔记本进行显示。项目整体设计框架图如下所示:系统处理流程图如下所示:一、项目内容环境与工具开发板ZYNQ_M
小黄能吃辣
·
2024-02-05 22:15
单片机
嵌入式硬件
ubuntu
软件工程
课程设计
目标检测
tcp/ip
【基于
Xilinx
Zynq7000的PYNQ框架项目】02 PYNQ镜像制作
02PYNQ镜像制作前言一、vivado硬件设计二、ubuntu镜像制作三、Win32DiskImage烧写镜像四、上板启动总结前言由于PYNQ官网中没有适配ZYNQ_MINI开发板的现成的PYNQ镜像,我们需要用vivado自己设计硬件部分,然后下载与板子无关的预构建文件PYNQrootfs,在ubuntu系统中制作适配ZYNQ_MINI开发板的PYNQ镜像。软件与系统的环境版本Windows1
小黄能吃辣
·
2024-02-05 22:15
单片机
嵌入式硬件
ubuntu
课程设计
经验分享
软件工程
python
【基于
Xilinx
ZYNQ7000的PYNQ框架项目】04开发板上运行人脸识别模型
04开发板上运行人脸识别模型前言一、人脸识别代码详解总结前言书接上文,成功将电脑摄像头视频流传输到开发板并本地存储后,要做的就是使用PYNQ的pyhotn代码逐帧读取视频流,进行人脸识别啦。因为当初做这个项目的主要目的是锻炼嵌入式开发的能力,所以人脸识别模型是直接使用的opencv自带的分类器。(其实是懒得自己再捣鼓个模型了)我使用的分类器是haarcascade_frontalface_alt2
小黄能吃辣
·
2024-02-05 22:15
嵌入式硬件
opencv
计算机视觉
目标检测
目标跟踪
视觉检测
图像处理
【基于
Xilinx
ZYNQ7000的PYNQ框架项目】05使用Overlay库和python父子进程实现开发板按键控制LED灯流水或熄灭
05使用Overlay库和python父子进程实现开发板按键控制LED灯流水或熄灭前言一、PYNQOverlay库的GPIO读写实现LED灯流水二、python父子进程实现按键即关闭程序总结前言前四篇文章完成后,其实整个项目就能完整运行起来了。但我们似乎忘了使用PYNQ的初心——用python编程实现对开发板硬件部分的控制。因此,本文章使用PYNQOverlay库的GPIO读写实现LED灯流水,然
小黄能吃辣
·
2024-02-05 22:44
python
单片机
嵌入式硬件
fpga开发
硬件工程
opencv
视觉检测
django报错: raise NotSupportedError(django.db.utils.NotSupportedError: MySQL 8 or later is required
在django框架中使用ORM模型开发程序,执行pythonmanage.pymakemigrations命令生成同步
原语
的时候,提示如下问题:raiseNotSupportedError(django.db.utils.NotSupportedError
雾林小妖
·
2024-02-05 13:10
Python基础
django数据库版本不支持
(阅读笔记)SecureML: A System for Scalable Privacy-Preserving Machine Learning
SecureML动机基础知识SecureML文章总结动机用户(例如物联网设备)计算、电池资源受限,选择外包数据给云或边缘执行密集型计算;用户数据包含隐私信息,数据控制权的转移意味着数据隐私泄露风险;选择加密
原语
处理数据后上传
你看见的我
·
2024-02-05 10:27
安全学习
golang并发安全-sync.Once
什么是sync.Oncesync.Once是Go语言中的一种同步
原语
,用于确保某个操作或函数在并发环境下只被执行一次。它只有一个导出的方法,即Do,该方法接收一个函数参数。
木子林_
·
2024-02-05 04:50
一起学go
golang
开发语言
Quartus IP 之mif与hex文件创建与使用
一、mif与hex概述ROMIP的数据需要满足断电不丢失的要求,ROMIP数据的文件格式一般有三种文件格式:.mif、.hex、.coe,
Xilinx
与IntelAltera支持的ROMIP数据文件格式如下
GBXLUO
·
2024-02-05 01:16
Quartus
IP系列
FPGA
mif_hex
ROM
Fink CDC数据同步(六)数据入湖Hudi
数据入湖HudiApacheHudi(简称:Hudi)使得您能在hadoop兼容的存储之上存储大量数据,同时它还提供两种
原语
,使得除了经典的批处理之外,还可以在数据湖上进行流处理。
大数据_苡~
·
2024-02-04 16:21
flink
hadoop
NI PXIe-5644R矢量信号收发器硬件架构
http://
xilinx
.eetrend.com/article/7471随着NIPXIe-5644R向量信号收发器(VST)的诞生,NI通过将用户可编程FPGA的灵活性引入RF仪器中,重塑了仪器的概念
a340421
·
2024-02-04 15:32
硬件架构
操作系统
嵌入式
基于FPGA的PCIe接口设计---01_PCIe基本概念
第一篇:介绍PCIe的基本概念;第二篇:以
xilinx
提供的例程PIO为
攻城狮Bell
·
2024-02-04 14:36
FPGA
PCIe
FPGA
PCIe
Xilinx
【高速接口-RapidIO】5、
Xilinx
RapidIO核例子工程源码分析
:总目录(经验分享)献上链接:【高速接口-RapidIO】2、RapidIO串行物理层的包与控制符号【高速接口-RapidIO】3、RapidIO串行物理层的包传输过程【高速接口-RapidIO】4、
Xilinx
RapidIO
夜幕下的灯火
·
2024-02-04 10:32
rapidio
fpga
STM32 UART/USART与RTOS的多任务通信和同步机制设计
在STM32微控制器中,UART/USART与RTOS的多任务通信和同步机制设计可以通过操作系统提供的任务调度机制和各种同步
原语
(例如信号量、邮箱、消息队列等)来实现。
嵌入式杂谈
·
2024-02-03 23:16
stm32
嵌入式硬件
单片机
Zookeeper集群安装
ZooKeeper包含一个简单的
原语
万总有点菜
·
2024-02-03 21:14
java锁(4)队列同步器AQS详解
AQS的主要使用方式是继承它作为一个内部辅助类实现同步
原语
,它可以简化你的并发
桥头放牛娃
·
2024-02-03 14:57
Java多线程
非可重入锁锁的状态无锁偏向锁轻量级锁重量级锁综述公平锁非公平锁同步锁乐观锁悲观锁对比AQS基础说明原理概览常用方法应用场景CAS缺点Lock接口ReadWriteLock接口LockSupport阻塞
原语
newcih
·
2024-02-03 13:18
java
jvm
开发语言
开发者分享|AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例
下面是用户手册的链接:https://docs.
xilinx
.com/r/2022.2-English/Vitis_Librarie
BinaryStarXin
·
2024-02-02 23:12
FPGA技术汇总分享
AMD
Vitis
fpga开发
硬件工程
嵌入式硬件
物联网
单片机
mcu
【
xilinx
primitives 】02 OBUFDS and OBUFTDS
参考源:OBUFDS该设计元件是单输出缓冲器,支持低电压、差分信号。OBUFDS隔离内部电路,并为离开芯片的信号提供驱动电流。它的输出表示为两个不同的端口(O和OB),一个认为是“主端口”,另一个是“从端口”。主端口和从端口是同一逻辑信号(例如,MYNET和MYNETB)的相反相位。真值表例化VHDLLibraryUNISIM;useUNISIM.vcomponents.all;--OBUFDS:
hcoolabc
·
2024-02-02 19:40
FPGA
硬件工程
嵌入式中Qt5.7.1添加支持openssl方法
/config no-asm shared --prefix=/opt/
Xilinx
2018_zynq/zynq_openssl_1.0.2/ --cross-compile-prefix=/opt/
Xilinx
ST小智
·
2024-02-02 17:39
鸿蒙万物互联人工智能之卓越
qt
开发语言
java8 -CompletableFuture
但是在异步编程方法,却并不是每个程序员都能很好的使用,也并非所有应用程序都使用java.util.concurrent包,即使此包中对于编写正确的并发代码提供的
原语
非常有用。
bern85
·
2024-02-02 12:09
FPGA解码MIPI视频:
Xilinx
Artix7-35T低端FPGA,基于MIPI CSI-2 RX Subsystem架构实现,提供工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案本方案在
Xilinx
Artix7-100T上解码MIPI视频的应用本方案在
Xilinx
Kintex7上解码MIPI视频的应用本方案在
Xilinx
Zynq7000
9527华安
·
2024-02-02 10:43
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
MIPI
图像处理
CSI
FPGA高端项目:
Xilinx
Zynq7020系列FPGA 多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持
目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的
Xilinx
Kintex7系列FPGA
9527华安
·
2024-02-02 10:42
FPGA视频拼接叠加融合
FPGA图像缩放
菜鸟FPGA图像处理专题
fpga开发
音视频
图像缩放
视频拼接
zynq7020
Xilinx
操作系统——进程管理
文章目录进程和线程进程的概念进程和程序的区别PCB(进程控制块)程序是如何运行的进程的特征进程的状态和状态转换五态模型进程控制进程状态装换为啥需要保证原子性如何实现
原语
的原子性?
爱敲代码的三毛
·
2024-02-02 10:34
操作系统
操作系统
进程
线程
《随笔十一》—— C++中的 “ C++ 11 新特性梳理 ”
回答以下四个方面就够了:“语法糖”:nullptr,auto自动类型推导,范围for循环,初始化列表,lambda表达式等右值引用和移动语义智能指针C++11多线程编程:thread库及其相配套的同步
原语
To-String
·
2024-02-02 05:57
C++中的随笔
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他