Xilinx原语

第一章、正交频分复用系统的基本原理-基于XILINX FPGA的OFDM通信系统基带设计

在信息时代的今天,通信技术在各种信息技术中起着支撑作用。人类社会对通信的需求越来越高,希望能够更加方便快捷地获取信息和进行沟通。因此,世界各国都在致力于现代通信技术的研究与开发和现代通信网的建设。而无线通信以其独特的便利性更是得到了人们的格外青睐。特别是在过去的十余年时间里,在数字信号处理、射频电路制造技术和半导体技术的推动下,无线通信获得了巨大的发展,便携移动设备变得更小、更便宜、更可靠。毫无疑
BinaryStarXin·2024-01-11 08:49

xilinx FPGA 乘法器ip核（multipler）的使用（VHDL&Vivado）

一、创建除法ip核可以选择两个变量数相乘，也可以选择一个变量输入数据和一个常数相乘可以选择mult（dsp资源）或者lut（fpga资源）可以选择速度优先或者面积优先可以自己选择输出位宽还有时钟使能和复位功能二、编写VHDL程序:声明和例化乘法器ip核libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;entityyunsuanisPORT(CLK:INSTD_LOGIC
坚持每天写程序·2024-01-11 08:49

IP使用心得-XDMA IP核使用

Xilinx官方还为系统端提供了驱动与中间件，甚至包括了源代码。极大的缩短了开发周期。本文使用的是Vivado2019.1芯片型号K7325T文章目录前言一、PCIe是什
Bigbeea·2024-01-11 08:45

Xilinx XDMA的PCIE通信

xdma_rw.exeh2c_0write0x0000000-b-fpc2fpga.bin-l4096sudo./dma_c2h.sh4096104sudo./dma_h2c.sh4096104
乾 乾·2024-01-11 08:14

Xilinx累加器IP核使用记录

一开始没看IP使用手册，心想这么简单的累加器还不是手到擒来，没想到在使用中发现不少坑，记录一下使用Xilinx2020.2版本中的Accumulator（12.0）及DSPMacro(1.0)。
ahy00·2024-01-11 08:43

Xilinx的JESD204B ip核的使用（以AD9154为例对寄存器参数进行计算）

JESD204B（pg066）JESD204B基础知识JESD204B时钟DeviceClock：设备时钟，不同的设备（DAC/ADC（采样时钟）和FPGA（glbclk））可以使用不同的速率的时钟，但是必须同源。ByteClock：字节时钟，来源于DeviceClock，LineRate/10。SerialLineRate：20×DateRate×M/LCoreClock：Linerate/40
Njustxiaobai·2024-01-11 08:42

FPGA（基于xilinx）中PCIe介绍以及IP核XDMA的使用

Xilinx中PCIe简介以及IP核XDMA的使用例如：第一章PCIe简介以及IP核的使用文章目录Xilinx中PCIe简介以及IP核XDMA的使用一、PCIe总线概述1.PCIe总线架构2.PCIe不同版本的性能指标及带宽计算
Njustxiaobai·2024-01-11 08:36

操作系统（王道）第二章 进程与线程

进程的定义✨2.1.1进程的组成✨2.1.2进程的组织✨2.1.3进程的特征2.2进程的状态与转换✨2.2.1进程的三种状态✨2.2.2进程状态的转换2.3进程控制✨2.3.1如何实现进程控制✨2.3.2原语
记录&日常·2024-01-10 23:17

xilinx入门操作

一.工程创建（1）点击createproject创建工程；（2）点击下一步（3）填写项目名字，项目要存放的位置（重点）；（4）点击下一步（5）选择RTL；（6）点击下一步（7）这里可以加入用编写的文件，或者重新创建；不过这些操作也可以在工程内部加，此处略过，需要时再加。（8）点击下一步（9）点击下一步（10）选择所需要操作的芯片型号，不过，这个在工程内部也可以改动的（重点）；（11）点击下一步（1
我来挖坑啦·2024-01-10 14:06

Xilinx 7系列FPGA简介--选型参考

Xilinx-7系列FPGA主要包括：Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。其性能、密度、价格也随着系列的不同而提升。
朝阳群众&热心市民·2024-01-10 13:03

万兆网、10G ethernet subsystem IP核

本设计中使用了Xilinx公司提供的10GEthernetPCS/P
朝阳群众&热心市民·2024-01-10 13:33

Java语言的跨平台原理

2.面向对象----提供了类、接口和继承等原语，面向对象使得Java更适合编写大型项目。3.安全----Java不支持指针，一切对内存的访问都需要通过对象的实例变量，从而使应用更安全。
保护我方hair·2024-01-10 13:11

基于FPGA的万兆以太网学习（1）

3XilinxIP10GigabitEthernetSubsystemIP说明文章链接：XilinxIP10GigabitEthernetSubsystemIP4EthernetProtocol以太网协议学习
LEEE@FPGA·2024-01-10 12:00

Zookeeper系列（一）集群搭建（非容器）

目录前言下载搭建Data目录Conf目录集群复制和修改启动配置示例测试总结前言Zookeeper是一个开源的分布式协调服务，其设计目标是将那些复杂的且容易出错的分布式一致性服务封装起来，构成一个高效可靠的原语集
丶醉卧·2024-01-10 09:48

2.3_5 信号量机制

2.3_5信号量机制用户进程可以通过使用操作系统提供的一对原语来对信号量进行操作,从而很方便的实现了进程互斥、进程同步。
AngelaEzioHe·2024-01-08 08:54

【Verilog】基于Verilog的DDR控制器的简单实现（一）——初始化

为了方便用户使用，Xilinx提供了DDRMIGIP核，用户能够通过AXI接口进行DDR的读写访问，然而MIG内部自动实现了许多环节，不利于用户深入理解DDR的底层逻辑。
wjh776a68·2024-01-08 07:34

【FPGA基础篇】Xilinx FIFO详细解析

FIFO官方手册要点类型Reset写操作满标志写操作时序分析读操作空信号读操作时序分析StandardReadFirst-WordFall-Through同时读写时序分析握手信号ProgrammableFlagsDataCountsNon-symmetricAspectRatiosFIFO作为FPGA岗位求职过程中最常被问到的基础知识点，也是项目中最常被使用到的IP，其意义是非常重要的。本文基于对
mrVillain·2024-01-07 13:48

【Xilinx FPGA】异步 FIFO 的复位

本文主要介绍XilinxFPGA对异步FIFO复位的时序要求，并参考IP核示例工程设计异步FIFO的复位逻辑。目录1复位类型2异步FIFO的复位1复位类型XilinxF
洋洋Young·2024-01-07 13:46

【总线接口】2.学习硬件这些年接触过的硬件接口、总线 · 大汇总

系列文章【总线接口】1.以Xilinx开发板为例，直观的认识硬件接口【总线接口】2.学习硬件这些年接触过的硬件接口、总线·大汇总【总线接口】3.常见总线、接口GPIO、I2C、SPI、I2S、Modbus
神仙约架·2024-01-07 13:30

【总线接口】1.以Xilinx开发板为例，直观的认识硬件板卡和接口

初接触硬件，五花八门的总线、接口一定会让你有些疑惑，我尝试用一系列文章来解开你的疑惑系列文章【总线接口】1.以Xilinx开发板为例，直观的认识硬件接口【总线接口】2.学习硬件这些年接触过的硬件接口、总线
神仙约架·2024-01-07 13:57

vivado 支持的XDC和SDC命令

支持的XDC和SDC命令本附录讨论了支持的Xilinx设计约束（XDC）和Synopsys设计AMDVivado中的约束（SDC）命令™集成设计环境（IDE）。
cckkppll·2024-01-07 03:38

自研Xilinx高性能PCIe多通道DMA控制器

1介绍基于PCIExpressIntegratedBlock，Multi-ChannelPCIeQDMASubsystem实现了使用DMA地址队列的独立多通道、高性能Continous或ScatherGatherDMA，提供FIFO/AXI4-Stream用户接口。基于PCIExpressIntegratedBlock，Multi-ChannelPCIeRDMASubsystem实现了使用DMAR
FPGA IP·2024-01-07 00:12

自研基于Xilinx PCIe的高性能多路视频采集与显示控制器

1概述视频采集与显示子系统可以实时采集多路视频信号，并存储到视频采集队列中，借助高效的硬实时视频帧出入队列管理和PCIeC2HDMA引擎，将采集到的视频帧实时传递到上位机采集缓冲区。在超带宽视频采集情况下，支持采集丢帧操作，后续视频可以正常采集。视频采集与显示子系统使用高效的PCIeH2CDMA引擎读取上位机显示缓冲区的视频帧，存储到视频显示队列中，并且可以借助外部输入的硬件显示定时脉冲实时访问视
FPGA IP·2024-01-07 00:41

IO_FILE 与高版本 glibc 中的漏洞利用技巧

对于信息泄露有很多方法，比如寻找一些数据结构在内存中残留的地址，可以是内部结构，也可以是用户定义的结构；相比而言，内存写原语的使用场景就相对有限了。
有价值炮灰·2024-01-06 13:18

小梅哥Xilinx FPGA学习笔记20——无源蜂鸣器驱动设计与验证（音乐发生器设计）

目录一：章节导读二：无源蜂鸣器驱动原理三：PWM发生器模块设计3.1PWM发生器模块框图3.2PWM发生器模块接口功能描述3.3PWM波生成设计文件代码3.4测试仿真文件3.5测试仿真结果3.6板级调试与验证之顶层文件设计四：基于PWM波的音乐发生器设计4.1“天空之城”乐谱4.2get_pitch模块的代码4.3rom配置4.4coe文件4.5顶层文件设计4.6仿真验证代码4.7仿真结果4.8板
都教授_·2024-01-06 04:39

小梅哥Xilinx FPGA学习笔记21——IP核之RAM实验

目录一:RAM简介1.1存储器的分类二：单端口ram配置2.1单端口RAM的框图2.2RAMIP核配置2.3RAM读写模块设计2.4顶层模块设计2.5仿真测试文件代码2.6仿真结果三：伪双端口配置（小梅哥）3.1伪双端口框图3.2详细配置流程图3.2激励文件设计代码3.3仿真结果四：伪双端口配置（正点原子）4.1RAM写模块设计4.2RAM读模块设计4.3顶层文件设计4.4仿真文件4.5仿真结果一
都教授_·2024-01-06 04:07

C语言多线程编程-线程同步

在C语言中，多线程编程的线程同步主要依赖于POSIX线程（Pthreads）库提供的同步原语。
匠心码农·2024-01-06 00:58

Simulink HDL Coder FPGA初级开发实践（三） 按键消抖

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。
肆拾伍·2024-01-05 23:11

Simulink HDL Coder FPGA初级开发实践（一） LED呼吸灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。
肆拾伍·2024-01-05 23:10

Simulink HDL Coder FPGA初级开发实践（二） LED流水灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。
肆拾伍·2024-01-05 23:10

关于Xilinx vivado中license许可文件问题的资源获取和解决方法

关于Xilinxvivado中license许可文件问题的资源获取和解决方法————————————————————————————————————●part1：license资源的获取●part2：将
Zoey不会秃!·2024-01-05 16:18

Vivado如何获取License

无论此刻你是一个需要安装XilinxVivado工具链的入门菜鸟，还是已有license过期的Vivado老铁，今儿咱就借着这篇文章，把学习「Vivado如何获取License」这档子事儿给说通透咯~手把手教程
不怨天，不尤人·2024-01-05 16:18

VIVADO IP核LICENSE申请——以JESD204B IP核为例

我们登陆XILINX官方网站，找到IP核。点击生成LicenseKey后填写个人信息
最醒醒人·2024-01-05 16:15

vivado2019.2软件安装及license添加

安装过程介绍参照如下链接博客：https://blog.csdn.net/zerolord/article/details/1064317622添加license方法1）license获取方法license可以去xilinx
Wiley.Wen·2024-01-05 16:15

VIVADO的IP核申请过程

VIVADO的IP核申请1，打开Xilinx官网（www.amd.com），并登录。点击后弹出填写详细信息，最后点击NEXT。点击SearchNow，输入自己需要的IP核，勾选，然后点击Add。
anhoal·2024-01-05 16:14

Xilinx(AMD) vivado软件IP核及license许可文件简介

1概述Vivado软件作为Xilinx(AMD)FPGA器件重要的开发设计软件，包含了功能丰富IP核。
MmikerR·2024-01-05 16:42

vivado license官方申请

vivadolicense官方申请点击下面的链接https://china.xilinx.com/products/intellectual-property/license.html1、选择GenerateaLicenseKey2
有钱挣的地方就是江湖之FPGA行者·2024-01-05 16:12

xilinx vivado srio license

xilinxvivadosriolicense如上图所示打开xilinxvivadosriocore时显示BoughtIPlicenseavailable则表示当前使用的license是购买的license
QQ_1500930061·2024-01-05 16:11

sata盘的sata总线知识点

1.5Gbps；SATA2.0可以达到300MBps的速度，即3Gbps；SATA3.0可以达到600MBps的速度，即6Gbps；（有两位做数据校验位）2.物理层：采用全双工串行传输方式链路层：通过控制原语的传递来控制信息帧的整个传输过程
燎原星火*·2024-01-05 11:06

SparkStreaming基础解析（四）

数据输入后可以用Spark的高度抽象原语如：map、reduce、join、window等进行运算。而结果也能保存在很多地方，如HDFS，数据
有语忆语·2024-01-05 10:05

Ubuntu20.04安装arm-xilinx-linux版本的GCC

step1有一个安装包arm-xilinx-linux版本的GCC：链接：https://pan.baidu.com/s/1uLlAJI525GMxAEMFlhsc6g提取码：1234解压后，把这个安装包放到
2020_2023_A103·2024-01-05 10:44

【AMD Xilinx】ZUBoard（4）：PS端的IO读写

【AMDXilinx】ZUBoard（4）：PS端的IO读写一、本项目实现的功能二、原理图和对应的IO1.SW42.按键SW13.红色LED4个三、例程：跑马灯四、例程：拨动开关、按键、LED三者联动一
王师傅MasterWang·2024-01-05 09:09

【AMD Xilinx】ZUBoard（5）：移植KSZ9131千兆phy驱动

【AMDXilinx】ZUBoard（5）：移植KSZ9131千兆phy驱动一、需求二、软件搭建1.在bsp中添加lwip库2.创建lwip的例子三、Phy驱动调试1.问题查找2.修改驱动1）查找芯片手册
王师傅MasterWang·2024-01-05 09:39

【AMD Xilinx】ZUBoard（3）：通过AXI GPIO接收PL端的按键输入

【AMDXilinx】ZUBoard（3）：通过AXIGPIO接收PL端的按键输入一、本项目实现的功能二、Vivado工程1.添加AXIGPIO2.配置AXIGPIO3.根据原理图查找对应管脚4.I/OPlanning5
王师傅MasterWang·2024-01-05 09:38

Quartus II 13.1的安装及使用

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
lbaihao·2024-01-05 09:05

【AMD Xilinx】ZUBoard（6）：PS端的IO读写

【AMDXilinx】ZUBoard（6）：PS端的IO读写一、本项目实现的功能二、原理图和对应的IO1.SW42.按键SW13.红色LED4个三、例程：跑马灯四、例程：拨动开关、按键、LED三者联动一
王师傅MasterWang·2024-01-05 09:34

Go - sync.Mutex

设计目的保证多个Goroutine在访问同一片内存时不会出现竞争条件等问题Locker接口Locker的接口定义了锁同步原语的方法集：typeLockerinterface{Lock()Unlock()
kyo1992·2024-01-05 06:18

【ZYNQ】教你用 Vivado HLS 快速设计一个 IP

Xilinx推出的VivadoHLS工具可以直接使用C、C++或SystemC来对Xilinx系列的FPGA进行编程，从而提高抽象的层级，大大减少了使用传统RTL描述进行FPGA开发所需的时间。
Hello阿尔法·2024-01-04 23:21

HLS 2017.4 导出 RTL 报错：ERROR: [IMPL 213-28] Failed to generate IP.

软件版本：HLS2017.4在使用HLS导出RTL的过程中产生如下错误：参考Xilinx解决方案：https://support.xilinx.com/s/article/76960?
Hello阿尔法·2024-01-04 23:50

xilinx_axidma 驱动移植与使用

参考资源开源项目xilinx_axidmaPetalinux2020.2开发ZYNQ的AXIDMA-知乎(zhihu.com)Linux环境下在用户空间使用AXI-DMA进行传输开发环境vivado2020.1
bitQ·2024-01-04 19:15
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他