Xilinx文档翻译

提高Xilinx FPGA Flash下载速度

最近在编写完FPGA逻辑，成功生成.bin文件后，可以通过Vivado软件进行设置，提高烧写速度。操作如下：（1）布局布线完成后，点击OpenImplementation。（2）点击Tool----->EditDeviceProperties...（3）General----->EnableBitstreamCompression----->TRUE，选择压缩数据流，提高下载速度。（4）Confi
FPGA技术实战·2024-01-18 21:04

Xilinx FPGA DDR3设计（三）DDR3 IP核详解及读写测试

引言：本文我们介绍下XilinxDDR3IP核的重要架构、IP核信号管脚定义、读写操作时序、IP核详细配置以及简单的读写测试。01.DDR3IP核概述7系列FPGADDR接口解决方案如图1所示。
FPGA技术实战·2024-01-18 21:04

SOM-TLK7是一款基于Xilinx Kintex-7系列FPGA自主研发的核心板

核心板简介基于XilinxKintex-7系列FPGA处理器；FPGA芯片型号为XC7K325T-2FFG676I，兼容XC7K160T/410T-2FFG676I，NORFLASH256Mbit，DDR3512M
Tronlong创龙·2024-01-18 21:34

创龙基于Xilinx Kintex-7系列高性价比FPGA开发板SFP+接口

处理器XilinxKintex-7系列FPGA处理器，芯片型号为XC7K325T-2FFG676I，兼容XC7K160T/410T-2FFG676I，高达326K逻辑单元，840个DSPSlice，硬件如下图
Tronlong_·2024-01-18 21:34

关于7系列FPGA LVDS和LVDS_25 I/O Bank兼容问题

说明：我们在设计外设和Xilinx7系列FPGA互联时，经常会用到LVDS接口。如何正确的保证器件之间的互联呢？本博文整理了Xilinx官方相关技术问答，希望能给开发者一些指导。
FPGA技术实战·2024-01-18 21:34

数字信号处理（一）：Xilinx Vivado DDS IP核设计实例（文末附源码）

前言在数字信号处理时我们经常会用到数字变频，包数字下变频（DDC）和数字上变频（DUC），这其中会用到Xilinx公司的DDSIP核或者Altera公司的NCOIP核来产生本振频率，以现数字域信号频谱搬移
FPGA技术实战·2024-01-18 21:34

明德扬FPGA开发板XILINX-K7核心板Kintex7 XC7K325 410T工业级

MP5650核心板采用XILINX公司Kintex-7系列的XC7K325T-2FFG900I/XC7K410T-2FFG900I作为主控制器，核心板采用4个0.5mm间距120Pin镀金连接器与母板连接
MDYFPGA·2024-01-18 21:03

明德扬XILINX-K7-325T/410T核心板数据手册

明德扬Kintex-7系列MP5650核心板M24C02-WMN6TP是基于I2C总线的EEPROM存储器件，遵循二线制协议，它具有接口方便，体积小，数据掉电不丢失等特点。EEPROM硬件连接的示意图：产品手册
MDYFPGA·2024-01-18 21:03

基于Xilinx K7-410T的高速DAC之AD9129开发笔记（二）

引言：上一篇文章我们简单介绍了AD9129的基础知识，包括芯片的重要特性，外部接口相关的信号特性等。本篇我们重点介绍下项目中FPGA与AD9129互联的原理图设计，包括LVDSIO接口设计、时钟电路以、供电设计以及PCB设计。LVDS数据接口设计当AD9129作为FPGA外设进行互联设计时，需要考虑AD9129芯片IO接口电平，DAC芯片与K7芯片互联的IOBank。AD9129与FPGA互联接口
FPGA技术实战·2024-01-18 21:03

slint 1.3.2 官方文档翻译05

官方手册翻译，主要用有道，希望对初学者有所帮助SlintPad在线的平台，可以用于测试-----LANGUAGEREFERENCE--Widgets--GridBoxGridBox-Slint1.3.2ReferenceGridBox网格框AGridBoxisaGridLayoutwherethespacingandpaddingvaluesdependonthestyleinsteadofdef
zhanglz888·2024-01-18 13:42

slint 1.3.2 官方文档翻译06

SlintPad基于官方文档的个人翻译，主要使用有道翻译。DebuggingTechniques-Slint1.3.2ReferenceADVANCEDTOPICS高级的主题--DebuggingTechniques调试技术DebuggingTechniques调试技术Onthispagewesharedifferenttechniquesandtoolswe’vebuiltintoSlintth
zhanglz888·2024-01-18 13:33

vivado 使用约束、添加和创建约束文件

使用约束VivadoIDE支持Xilinx设计约束（XDC）和Synopsys设计约束（SDC）文件格式。SDC格式用于定时约束，而XDC格式用于两者时间和物理约束。
cckkppll·2024-01-18 01:55

SFP/SFP+/QSFP/QSFP+光模块和GTP/GTX/GTH/GTZ/GTY/GTM高速收发器

GTX/GTH/GTZ/GTY/GTM高速收发器SFP/SFP+/QSFP/QSFP+光模块概述SFPSFP+QSFPQSFP+关键参数说明GTP/GTX/GTH/GTZ/GTY/GTM高速收发器区别XILINX7
一只嵌入式爱好者·2024-01-18 01:18

fpga供电电压偏低会怎样_[走近FPGA]之开发板介绍篇

开发板概述在走近FPGA预告篇中，我们已经提到了系列文章使用的开发平台，硬木课堂XilinxArtix7FPGA板，如下图所示。
weixin_39758696·2024-01-17 22:23

slint 1.3.2 官方文档翻译04

主要使用有道翻译。希望能够对初学者有所帮助翻译自：BuiltinEnumerations-Slint1.3.2ReferenceBuiltinEnumerations内置的枚举AccessibleRole可访问角色Thisenumrepresentsthedifferentvaluesfortheaccessible-roleproperty,usedtodescribetheroleofanel
zhanglz888·2024-01-17 03:31

slint 1.3.2 官方文档翻译03

Builtins-Slint1.3.2ReferenceBuiltins内置命令BuiltinCallbacks内置回调init()Everyelementimplicitlydeclaresaninitcallback.Youcanassignacodeblocktoitthatwillbeinvokedwhentheelementisinstantiatedandafterallpropert
zhanglz888·2024-01-17 03:56

xsct xsdb 调试寄存器

提示符xsdbxsct通用；老版本的vivadovitis可能没有******XilinxSoftwareCommandlineTool(XSCT)v2022.1.0****SWBuild303on2022
斐非韭·2024-01-16 18:40

slint1.32 官方文档翻译00

来源于Slint1.3.2Reference主要用有道翻译，个人参考用。翻译不妥的，请指正。目录：Slint1.3.2ReferenceSlint1.3.2参考INTRODUCTION介绍GettingStarted开始SupportedPlatforms支持的平台LANGUAGEREFERENCE语言参考Introduction介绍Concepts概念.slintFile文件Positionin
zhanglz888·2024-01-16 13:33

【XILINX】使用SMPTE UHD-SDI IP时怎么约束core？

SMPTEUHD-SDIIP通过使用以下步骤指定与IP核心相关联的各种参数的值，可以自定义IP以在设计中使用：1.从IP目录中选择IP。2.双击所选IP，或从工具栏或右键单击菜单中选择“自定义IP”命令。所需约束rx_clk和tx_clk的周期必须根据要支持的最大线路速率进行约束。设计中的EDH处理器还需要多周期时钟路径约束，这些约束在核心生成时自动提供。12G时钟频率支持12G-SDI必须将SM
神仙约架·2024-01-16 12:11

【XILINX】Vivado 生成msc文件出现[Writecfgmem 68-4] Bitstream at address 0x00000000 has size 84989156 bytes

项目场景：Vivado生成msc文件出现[Writecfgmem68-4]Bitstreamataddress0x00000000hassize84989156byteswhichcannotfitinmemoryofsize8388608bytes.MCS和Bit文件BIT-->JTAG-->FPGA;--掉电易失BIT-->mcs-->FLASH-->FPGA--上电配置1、mcs文件Xili
神仙约架·2024-01-16 12:10

Zynq7020 使用 Video Processing Subsystem 实现图像缩放

目前市面上主流的FPGA图像缩放方案如下：1：Xilinx的HLS方案，该方案简单，易于实现，但只能用于Xilinx自家的FPGA；2：非纯Verilog方案，大部分代码使用Verilog实现，但中间的
攻城狮Wayne·2024-01-16 12:17

FPGA时序分析实例篇(下)------底层资源刨析之FDCE和Carry进位链的合理利用

声明：本文章部分转载自傅里叶的猫，作者猫叔本文章部分转载自FPGA探索者，作者肉娃娃本文以Xilinx7系列FPGA底层资源为例。
芯想是陈·2024-01-16 10:40

FPGA节省资源篇------正确处理设计优先级

单级逻辑你可以在Xilinx的FPGA中使用可配置逻辑块CLB中的查找表LUT和触发器DFF来实现简单的
芯想是陈·2024-01-16 10:40

Zynq7000系列 PSPL交互之DDR数据读取正确性问题

数据内容不一致导致读取数据错误的问题，想起来了简单记录一下Zynq的PS在运行过程中，通过DDR控制器对DDR存储器进行访问，为了加快访问速度，常常将一些数据缓存在cache中，而且不是针对一个数据数据缓存，而是一批(Xilinx
La fille, Lynn!·2024-01-16 03:07

具于xilinx FPGA的可动态配置DDS频率控制字的DDS IP核使用例程详解

目录1概述2IPexamples功能3IP使用例程4注意事项5DDSIPExamples下载位置1概述本文用于讲解xilinxIP的ddsipexamples（动态配置频率）的功能说明，方便使用者快速上手
风中月隐·2024-01-14 22:48

FPGA_ZYNQ_XADC

FPGABD工程1.1新建工程1.2搭建FPGABD工程1.3生成bit文件导入硬件加载SDK2.新建SDK工程3.代码分析代码分析总体步骤：前言使用芯片内部XADC采集片上电压以及温度一、ADC介绍Xilinx7
小白520号·2024-01-14 15:04

【FPGA】Xilinx_ZYNQ7Z020——6. PS定时器中断

文章目录6.PS定时器中断工程创建SDK下载调试6.PS定时器中断工程创建复制之前的ps_hello工程在弹出的对话框中填写新的工程名“ps_timer”，选择创建工程子目录PS里的定时器，因为不需要管脚输出，就不用配置管脚SDK运行SDK&
xyz_·2024-01-14 15:04

Xilinx_ZYNQ7020_自定义IP开发文档

系统设计本文档中的示例实验的系统设计框图如下图所示。[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-2FaM6NWy-1582858270651)(media/aab71e0ee5f6d827823f26628900ce6d.png)]ZYNQ芯片的PL部分也就是FPGA部分，定义了一个用户逻辑的IP，实现将两个输入的32bit的数据相加。自定义的用户逻辑IP中设计了
weixin_43354598·2024-01-14 15:04

Xilinx ZYNQ简介

ZYNQ是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（APSoC），它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可扩展性。
耐心的小黑·2024-01-14 15:33

ZYNQ学习笔记（三）---Xilinx软件工具介绍与FPGA开发流程

我打算先从片上的PL部分下手，先学习FPGA部分，所以今天我要重点介绍的是关于Xilinx软件工具集和FPGA设计与开发的基本流程，当然对于整个
Zhou1f_SUDA·2024-01-14 15:32

FPGA系统性学习笔记连载_Day4 Xilinx ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇

四、ZYNQ芯片内部用硬件实现了AXI总线协议，包括9个物理接口，分别为AXI-GP0~AXIGP3，AXI-HP0~AXI-HP3，AXI-ACP接口。1、AXI_ACP接口，是ARM多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理DMA之类的不带缓存的AXI外设，PS端是Slave接口。2、AXI_HP接口，是高性能/带宽的AXI3.0标准的接口，总共有四个，PL模块作为主设备连
ONEFPGA·2024-01-14 15:01

FPGA_ZYNQ （PS端）开发流程（Xilinx软件工具介绍）

【前言】1.1XilinxZynqSoC系列针对不同的应用领域，Xilinx公司设计开发了各种逻辑资源规模和集成各种外设功能的ZynqSOC器件，包括专为成本优化的Zynq-7000平台，面向高性能实时计算应用领域的
伊宇韵·2024-01-14 15:59

b spring mvc详解--官方文档翻译

–>goto总目录文章目录1.1DispatcherServlet1.1.1Context的结构层次1.1.2SpecialBeanTypes特殊的Bean类型。1.1.3WebMVCConfig1.1.4ServletConfig1.1.5Processing处理逻辑1.1.6.Interception介入1.1.7异常ChainofResolversresolver链ContainerErro
舞动的痞老板·2024-01-14 12:29

【XILINX】vivado编译过慢 通过设置多核 多线程加快速度

使用tcl完成多核设置在tcl中执行下面的语句setparamgeneral.maxThreadsn来设置，n是你的CPU线程数。示例get_paramgeneral.maxthreads2set_paramgeneral.maxthreads66get_paramgeneral.maxThreads6第一句get_paramgeneral.maxthreads，获取当前核数量第二句set_par
神仙约架·2024-01-14 06:11

【XILINX】Vivado - 严重警告：[Vivado 12-1411] Cannot set LOC property of ports, The pin ~ 无法设置端口的 LOC 属性

项目场景：尝试在VCU108板上实现MicroBlaze系统，但我在时钟系统方面遇到了问题。问题描述我已将时钟向导设置为在单端运行模式输入时钟中具有自定义板接口。在我的顶级文件中，我实例化了一个IBUFDS，用于将差分时钟（MGT_SI570_CLOCK2_C_N和MGT_SI570_CLOCK2_C_P）转换为单端时钟，并将其输入到MB的时钟输入引脚。它会导致以下严重警告：[Vivado12-1
神仙约架·2024-01-14 06:11

【XILINX】各系列FPGA的高速收发器速度及特点

概述xilinx收发器产品涵盖了当今高速协议的全部范围。GTH和GTY收发器提供要求严苛的光学互连所需的低抖动，并具有世界一流的自适应均衡功能以及困难的背板操作所需的PCS功能。
神仙约架·2024-01-13 19:54

vivado Revision Control

2020.2只需要git管理prj.xpr和prj.srcs/https://china.xilinx.com/video/hardware/ip-revision-control.htmlUsingVivadoDesignSuitewithRevisionControlhttps
斐非韭·2024-01-13 16:12

vivado dcp 检查点

https://china.xilinx.com/video/hardware/working-with-design-checkpoints.html(dcp)
斐非韭·2024-01-13 16:12

vivado ip manager cache

https://china.xilinx.com/video/hardware/configuring-managing-reusable-ip-vivado.html“CoreContainers”（
斐非韭·2024-01-13 16:40

DL04-卷积神经网络CNN图解[转]

来源：http://xilinx.eetrend.com/article/10827卷积神经网络CNN图解作者:SanjayChan[http://blog.csdn.net/chenzomi]0背景之前在网上搜索了好多好多关于
happyprince·2024-01-13 10:17

IP核RAM学习

1、简介Xilinx7系列器件具有嵌入式存储器结构，满足了设计对片上存储器的需求。嵌入式存储器结构由一列列BRAM（块RAM）存储器模块组成，通过对这
QYH2023·2024-01-12 22:23

vscode上使用Cmake调用Vitis的gnu

cmake调用Vitis的GNU说明安装cmake安装VSCODE及相应库（包含cmake,cmaketools等）VSCODE上cmke查找Vitis的交叉编译器说明我希望在Vscode上交叉编译我的Xilinxlinux
呼拉拉啦啦啦啦·2024-01-12 07:43

江山易改本性难移之ZYNQ SDK QSPI固化bug及其解决方法

查资料发现从VIVADO2017.3版本开始，Xilinx官方为了使Zynq-7000和ZynqUltraScale+实现流程相同，在QSPIFLASH使用上做了变化，即Zynq-7000编程flash
Tracy喵喵·2024-01-11 14:01

Triumphcore FPGA调测试记录

FPGA采用XilinxpynqZ2开发板。
KGback·2024-01-11 13:50

矿渣板EBAZ4205上电后能够启动固件，JTAG无法扫描到PL和PS

还有一个现象，就是正常板子通电后xilinxJTAG下载器上的指示灯会由绿色变为红色，但是这个故障的板子上电后，JTAG下载器上的指示灯一直是绿色。这就说明JTAG接口的参考电压信号异常。
bifudoph·2024-01-11 10:11

pcie应用记录 - pcie中断

项目场景：（1）fpga与国产龙芯3A3000cpu主板通过pcie总线进行通信；（2）主板采用rework国产实时嵌入式操作系统，fpga部分为xlinxa7系列及xilinx7xpcieip核；（3
zzyde2021·2024-01-11 08:30

基于 Xilinx UltraScale 系列 PCIe 3.0 硬核的 NVMe IP 核

产品特点1.纯FPGA逻辑实现，物理层使用XilinxUltraScale系列PCIe核，基于自研高性能存储板卡（KU060芯片、**PCIe3.0X4接口**、三星970PCIeSSD）开发并充分验证
三角芯科技·2024-01-11 08:51

第一章、正交频分复用系统的基本原理-基于XILINX FPGA的OFDM通信系统基带设计

在信息时代的今天,通信技术在各种信息技术中起着支撑作用。人类社会对通信的需求越来越高,希望能够更加方便快捷地获取信息和进行沟通。因此,世界各国都在致力于现代通信技术的研究与开发和现代通信网的建设。而无线通信以其独特的便利性更是得到了人们的格外青睐。特别是在过去的十余年时间里,在数字信号处理、射频电路制造技术和半导体技术的推动下,无线通信获得了巨大的发展,便携移动设备变得更小、更便宜、更可靠。毫无疑
BinaryStarXin·2024-01-11 08:49

xilinx FPGA 乘法器ip核（multipler）的使用（VHDL&Vivado）

一、创建除法ip核可以选择两个变量数相乘，也可以选择一个变量输入数据和一个常数相乘可以选择mult（dsp资源）或者lut（fpga资源）可以选择速度优先或者面积优先可以自己选择输出位宽还有时钟使能和复位功能二、编写VHDL程序:声明和例化乘法器ip核libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;entityyunsuanisPORT(CLK:INSTD_LOGIC
坚持每天写程序·2024-01-11 08:49

IP使用心得-XDMA IP核使用

Xilinx官方还为系统端提供了驱动与中间件，甚至包括了源代码。极大的缩短了开发周期。本文使用的是Vivado2019.1芯片型号K7325T文章目录前言一、PCIe是什
Bigbeea·2024-01-11 08:45
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他