Xilinx7

（10）ISE约束文件UCF与Vivado 约束文件XDC（FPGA不积跬步101）

之前开发使用的芯片为Xilinx7系列FPGA，有A7、K7、V7、Z7、K7U+等，开发软件使用vivado。
宁静致远dream·2020-08-07 15:14

XILINX 7系列FPGA_Slice_存储器_XADC篇

XILINX7系列FPGA_Slice_存储器_XADC篇0.转载说明1.Slice结构简介2.存储器结构简介3.XADC结构简介0.转载说明FPGA开发，不知道所使用组件的特性，怎能开发出优秀的设计呢
sazczmh·2020-07-29 22:57

SDI接口基于FPGA GTP实现

SDI采集和显示，基于xilinx7系列器件进行实现，注意事项有如下几点；1，如果多路SDI共用一个GTPQuad，或是SDI和PCIE在一个GTPQuad，时钟资源应该进行共享，既GTPcommon资源需要共用
9栋108·2020-07-29 06:54

三款LVDS ADC的使用总结

对于xilinx7系列的FPGA，DDR模式
小翁同学·2020-07-14 09:42

FPGADesigner《Vivado使用技巧系列》目录与传送门

博主认为首先你要有个Xilinx7系列的开发板，目前网上最便宜的才200左右，跟着开发板教程熟悉Vivado
FPGADesigner·2020-07-14 04:10

Xilinx 7系列FPGA 高速收发器GTX/GTH的一些基本概念

所以单独写一篇基本概念的介绍，基于Xilinx7系列的GTX。需要说明，文本只是初步介绍基本概念，会尽量使用通俗浅显的描述而避免使用专业词汇，也只会描述一些基本的、常用的内容，不能保证全面型。
_陌上花开___了吗·2020-07-12 15:58

XILINX FPGA 7系之 CLB/LUT/FF/Multiplexers

5.2、MUX（8：1）5.3、MUX（16：1）6、SummaryXilinxFPGA的内部结构中最基本的构成便是CLB了，在更好的利用XilinxFPGA之前，还是有必要更多的了解它的具体组成；这里以Xilinx7
爱洋葱·2020-07-06 12:25

Vivado18.3-IP核-RAM 学习笔记

本内容学习自领航者ZYNQ之FPGA开发指南V1.01.RAMIP核简介Xilinx7系列器件内部的块RAM全部是真双端口RAM（TrueDual-Portram，TDP），这两个端口都可以独立地对块RAN
Daniel_Banana·2020-07-06 03:53

ZYNQ7000 LVDS接口输出配置

xilinx7系列芯片不再支持LVDS33电平，在VCCO电压为3.3V的情况下无法使用LVDS25接口。
weixin_30652271·2020-07-05 21:01

The Zynq Book读书笔记——1 引言

前言ZynqSoC整合了ARM双核cortex-A9处理器和Xilinx7系列的FPGA架构，使得它不仅拥有ASIC在功耗、性能和兼容性方面的优势，而且具有FPGA硬件可编程的优点。
小学鸡·2020-07-05 06:49

ZYNQ学习心得梳理（一）

笔者之前一直从事FPGA开发，使用xilinx7系列FPGA，但是没有使用过ZYNQ系列FPGA。最近刚接触基于ZYNQ平台项目开发，简直是一头雾水，碰到许多问题。
宁静致远dream·2020-07-04 23:05

xilinx -- 逻辑单元CLB、Slice、LUT

今晚开始重看下器件的东东-Xilinx7系列---CLB/LUTXilinx器件的基本逻辑单元是slice。简单来说两个slice组成一个CLB。CLB的资源又可概括为LUT/FF/PI（互联）。
桌上的墨水·2020-07-04 22:54

Xilinx 7系列FPGA收发器架构之硬件设计指导（一）

引言：本文我们介绍Xilinx7系列FPGA收发器硬件设计主要注意的一些问题，指导硬件设计人员进行原理图及PCB设计。
通信电子@FPGA高级工程师·2020-07-04 16:15

Xilinx 7系列SelectIO结构之IO标准和端接匹配（二）

引言：本文继续介绍Xilinx7系列FPGASelcetIO电平标准及相关端接匹配电路。
通信电子@FPGA高级工程师·2020-07-04 16:15

Xilinx 7系列FPGA内置ADC XADC获取模拟信号

Xilinx7系列FPGA全系内置了一个ADC，称呼为XADC。这个XADC，内部是两个1mbps的ADC，可以采集模拟信号转为数字信号送给FPGA内部使用。
树桥上多情的kevin·2020-07-04 11:16

xilinx7系列FPGASelectIO篇(2)_IO逻辑资源简介

上篇咱们简单的说了I/O的电气特性，本篇咱们接着介绍I/O逻辑资源，先贴上两张图。图1为HPBANK的I/O模块，图2为HRBANK的I/O模块，两者区别在于后者无ODELAYE模块。图1：HPBANKI/O模块图2：HRBANKI/O模块I/O逻辑资源主要包含5部分：1，ILOGICILOGIC即输入信号处理逻辑，紧挨着IOB，外界的输入信号最先经过的就是ILOGIC。ILOGIC是由许多的数据
小青菜哥哥·2020-07-04 09:16

xilinx 7系列FPGA之SelectIO 篇(1)_IO接口简介

从本篇开始的接下来共三篇，咱们聊一聊xilinx7系列FPGA的SelectIO。所谓SelectIO，就是I/O接口以及I/O逻辑的总称。
小青菜哥哥·2020-07-04 09:16

xilinx FPGA的XADC功能测试笔记

Xilinx7系列FPGA内置了一个模数转换模块，称为XADC。XADC内部集成了两个最高1MHz采样率，1Vpp的ADC模块，可以采集FPGA外部输入的模拟信号并转为数字信号。
小青菜哥哥·2020-07-04 09:16

Xilinx-7系列FPGA架构学习 --- CLB

xilinx7系列FPGA主要包括：Spartan®-7/Artix®-7/Kintex®-7/Virtex®-7。其性能/密度/价格也随着系列的不同而提升。
nearcsy·2020-07-02 13:47

xilinx FPGA复位浅析

对于xilinx7系列的FPGA而言，flip-flop支持高有效的异步复/置位和同步复位/置位。
kuangxin_0·2020-06-26 21:42

深度学习FPGA实现数据计算

二、FPGA中的加减乘除1.硬件资源Xilinx7系列的FPGA中有DSPSlice，叫做“D
Oh_my_God_L_C·2020-06-22 02:55

FPGA之IO信号类型深入理解

下面将介绍在Xilinx7系列FPGA上两种实现方式的差别和注意点。不管哪种方式实现IO功能，从编译结果看都会调用IOBUF原语，为此，我们先来看一下IOBUF的结构，如下图所示
lai-jian-tao·2020-01-03 11:00

基本的Xilinx 7 系列FPGA简介

Xilinx7系列FPGA简介赛灵思公司于2015年11月宣布为成本敏感型应用推出灵活的I/O密集型器件—Spartan®-7FPGA系列。
finlu·2018-07-22 22:53

FPGA基础知识3（xilinx CLB资源详解--slice、分布式RAM和Block ram）

来源：http://www.eefocus.com/b3574027/blog/15-05/312609_2e5ad.html以下分析基于xilinx7系列CLB是xilinx基本逻辑单元，每个CLB包含两个
Times_poem·2016-05-09 14:56

FPGA基础知识3（xilinx CLB资源详解--slice、分布式RAM和Block ram）

 来源：http://www.eefocus.com/b3574027/blog/15-05/312609_2e5ad.html以下分析基于xilinx7系列CLB是xilinx基本逻辑单元，每个CLB
Times_poem·2016-05-09 14:00

Linux之关于zedboard的petaLinux使用有感

Zynq-7000EPP将ARM®处理系统和与Xilinx7系列可编程逻辑完美地结合在一起，可以创建独特而强
ythyth8·2015-12-26 20:17

FPGA Timing Constraint Strategies

from: http://www.xilinx.com/itp/xilinx7/books/data/docs/cgd/cgd0040_7.html FPGA Timing Constraint
·2015-11-01 14:43

SDSoC使用体验

Xilinx7月20号发布了SDSoC2015.2软件，这是具有里程碑意义的FPGA（或者更准确说是ARM+FPG
kkk584520·2015-08-03 01:00
上一页 1 2 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他