ZYNQ裸机开发

Station P2(ROC-RK3568-PC) 裸机开发7_裸机代码

StationP2(ROC-RK3568-PC)裸机开发之最简裸机代码StationP2(ROC-RK3568-PC)最简裸机代码没啥功能，被SoCbootrom加载到internal_sram0xfdcc1000
华锋2022·2023-09-09 09:08

FreeRTOS-移植STM32(HAL库)

裸机开发的时钟源默认是Systic
BowenLi553·2023-09-09 05:19

Xilinx Zynq ZC706 + AD-FMCOMMS3-EBZ 之 Linux静态IP地址设置

ENSMAD9361介绍(中)校准、数据接口(CMOS)AD9361介绍(下)数据接口(LVDS)SPI和附加接口信号在AD9361介绍(终)Linux映像已按链接中的步骤装好AD-FMCOMMS2/3/4/5-EBZZynq
lwd_up·2023-09-07 07:42

ZYNQ上的简单 FSK 基带发射器

绪论由于某种需求需要生成正弦波，因此使用C应用程序中的sin()函数来计算单位圆的幅度值，然后将该幅度值转换为AD9717的适当DAC代码（当然将每个角度值转换为弧度）。能够使用DAC生成简单的正弦波，下一个想法就是在SDR（软件定义无线电）中使用频率调制。大多数SDR设计都有3个不同的内部运行频率：一个低基带频率，用于处理来自ADC/DAC的数据；一个或多个中间频率，最终基带数据流作为中间步骤提
碎碎思·2023-09-07 05:08

【ZYNQ】Linux驱动之梦开始的地方

软件版本：Vivado2021.1操作系统：WIN1064bit、Ubuntu18.04硬件平台：ZYNQUltraScale文章目录1.1系统框图1.2介绍1.2.1寄存器查询手册1.2.2物理地址与虚拟地址
菜虚鲲001·2023-09-05 15:29

Xilinx ZYNQ 7000学习笔记二（FSBL代码分析）

上一节讲了FSBL主要功能负责对PS端进行初始化、调用bitstream文件对PL端进行配置，加载应用或二级引导程序置DDR中并启动DDR，本节通过对FSBL代码进行分析深入理解代码。参考资料SDK版本：ReleaseVersion:2018.3一、FSBL代码过程1.打开FSBL工程fsbl_bsp->ps7_cortexa9_0->libsrc->standalone_v6_8->asm_ve
烂白菜的自述·2023-09-05 11:41

PCIE的链路训练和电源管理、流量控制和MSI中断机制及Zynq的基本框架

大纲1.PCIE的链路训练和电源管理、流量控制和MSI中断机制2.Zynq的基本框架要点简介1.PCIE的链路训练LTSSM状态机，由11个状态组成2.流量控制主要有两种方法，分为“Rated-base
ASAPxxxx·2023-09-04 22:58

国产之路：复旦微zynq调试笔记2--PL网口

引言  PL侧的网口需求相较于PS部分还是有一定区别的，主要需要添加axiethernet的移植PL的PCS/PMAIP使用说明  关于xilinx的XilinxPCS/PMAPHY的IP，这个是SGMII接口，这里PCS/PMAIP核相当于PHY，外部通过PCB连接到光模块，是电口转光口，对应的linux驱动是xilinx_phy.c，20200304版本的内核默认没有移植过来，需要自己从xil
快跑bug来啦·2023-09-04 06:45

Zynq 使用PYNQ AXIS DMA LoopBack实验

https://pynq.readthedocs.io/en/latest/pynq_libraries/dma.html#pynq-libraries-dmaIPconnectedtotheAXIMaster(HPorACPports)hasaccesstoPSDRAM.搭建Vivado工程，DMA环回，注意axi_dma只能叫这个名字(不一定)生成bit文件ExportBitstreamFil
Simpreative·2023-09-04 03:04

PL端DDR4读写测试实验(未完成)

先说明硬件信号（按该芯片）：信号名说明DQDatainput/output，双向数据线（这个芯片是x16的，使用DQ[15:0]），可以看到这里芯片和ZYNQ的定义并不是一对一的，把数据线交换了，但是不会影响最终的使用
weixin_45090728·2023-09-03 16:33

ARM裸机开发-串口通信

一、在使用EXYNOS4412的串口发送和接收的时候，首先要对EXYNOS4412的串口进行配置，我们使用轮询方式时的配置有哪些？1、配置GPIO，使对应管脚作为串口的发送和接收管脚GPA0CON寄存器[7:4][3:0]0x22GPA0PUD寄存器[3:0]0禁止上下拉电阻2、配置串口单元本身寄存器ULCON00xE2900000数据位：8位停止位：1位校验位：无使用的正模式，非红外。3、UCO
非著名程序员阿强·2023-08-31 18:22

Zynq GTX全网最细讲解，aurora 8b/10b编解码，OV5640摄像头视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用4、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、vivado工程1-->2路SFP传输PLFPGA端设计PS端SDK端设计
9527华安·2023-08-30 17:58

怎么自学嵌入式？

从产品形态来说，可以分为裸机开发、实时操作系统开发以及基于Linux/Andro
嵌入式开发白菜·2023-08-30 17:47

＜AMBA总线篇＞ AXI总线协议介绍

对于学习XilinxFPGA(ZYNQ)而言，官方提供的很多IP核都有使用AXI总线，用于AR
杰克拉力船长·2023-08-30 10:25

图像处理 信号处理板 设计原理图：367-基于zynq XC7Z100 FMC接口通用计算平台

基于zynqXC7Z100FMC接口通用计算平台一、板卡概述板卡由SoCXC7Z100-2FFG900I芯片来完成卡主控及数字信号处理，XC7Z100内部集成了两个ARMCortex-A9核和一个kintex7
hexiaoyan827·2023-08-29 09:12

【学习FreeRTOS】第19章——FreeRTOS低功耗模式Tickless

1.低功耗模式简介很多应用场合对于功耗的要求很严格，比如可穿戴低功耗产品、物联网低功耗产品等一般MCU都有相应的低功耗模式，裸机开发时可以使用MCU的低功耗模式。
Zency_SUN·2023-08-28 07:05

HLS实现CORDIC算法计算正余弦并上板验证

硬件：ZYNQ7010软件：MATLAB2019b、Vivado2017.4、HLS2017.4、SystemGenerator2017.41、CORDIC算法计算正余弦  CORDIC算法详细分析网上有很多资料
Chenxr32·2023-08-28 04:55

深入浅出AXI4协议（1）——概述

写在前面从这篇文章开始，我们将正式进入AXI4协议的学习，在xilinx系列的FPGA中，AXI4协议的使用是非常广泛的，很多的IP核都会支持AXI接口，而如果使用的是zynq系列，那AXI协议的学习更是重中之重
apple_ttt·2023-08-26 13:31

FPGA纯verilog手写HDMI发送IP 提供源码和技术支持

1、前言本设计使用Xilinx原语和自己手写的代码实现了HDMI发送功能，纯verilog手写，有源码，也提供封装好的IP，你喜欢用例化的方式就用源码，你喜欢搭建BD工程就用IP，目前IP的适应器件为zynq
9527华安·2023-08-26 08:29

ZYNQ的PL端口不利用DDR进行图像数据采集传输至其它地方

ZYNQ7020的PL板子上面没有DDR3，不能直接调用MIG的IP核用来缓存OV5640采集到的数据，看能不能换一种方案。
技术小董·2023-08-26 01:54

五、RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ 7020代码移植)

RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ7020代码移植)文章目录RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ7020代码移植)前言一、本文目标二、移植步骤1.建立文件2.建立v文件1.lcd_rgb_colorbar2
技术小董·2023-08-26 01:53

Xilinx ZYNQ Ultrascale+ 性能测试之 PL/PS PCIe Root Port NVMe

XilinxZYNQUltrascale+PL/PSPCIeRootPortNVMe性能测试XilinxMPSOCNVMeM.2盘PL8GPCIex4PS5GPCIex2PL8GPCIex1PL2.5GPCIex1PS2.5GPCIex1PS5GPCIex1
justdemo·2023-08-25 03:29

模拟嵌入式边缘计算卡设计方案：367-XC7Z100 板卡 基于zynq XC7Z100 FMC接口通用计算平台

基于zynqXC7Z100FMC接口通用计算平台一、板卡概述北京太速科技板卡由SoCXC7Z100-2FFG900I芯片来完成卡主控及数字信号处理，XC7Z100内部集成了两个ARMCortex-A9核和一个
hexiaoyan827·2023-08-22 14:52

linaro交叉编译工具安装配置

armdeveloperwebsite根据自己的平台下载对应的交叉编译工具链，我用的是PC环境虚拟机下的UBUNTU，所以选择x86_64Linuxhostedcrosscompilers；目标是用于ZYNQlinux
灬无知·2023-08-22 11:30

基于IMX6ULLmini的linux裸机开发系列七：中断处理流程

中断上下文cpu通过内核寄存器来运行指令并进行数据的读写处理的，它在进入中断前一个时刻的具体值，称为中断上下文中断上下文是指CPU在进入中断之前保存的寄存器状态和其他相关信息。当CPU接收到中断请求时，它会保存当前正在执行的指令的状态，并将寄存器的值切换到一个特定的上下文中，以便处理中断。（保护现场）中断上下文包括了CPU寄存器的值、程序计数器（PC）的值、堆栈指针（SP）的值，以及其他与中断处理
ghujlhdrx·2023-08-21 06:49

基于IMX6ULLmini的linux裸机开发系列九：时钟控制模块

时钟控制模块核心4个层次配置芯片时钟晶振时钟PLL与PFD时钟PLL选择时钟根时钟/外设时钟系统时钟来源RTC时钟源：32.768KHz系统时钟：24MHz，作为芯片的主晶振使用PLL和PFD倍频时钟7路锁相环电路（每个锁相环电路都可以对时钟进行倍频）ARM_PLL：驱动ARM内核528_PLL：频率固定是528MHZ,倍频参数固定为22，系统总线时钟USB1_PLL：驱动第一个USB物理层AUD
ghujlhdrx·2023-08-21 06:46

裸机开发之驱动开发

一、驱动开发的基础理解在计算中，设备驱动程序是一种计算机程序，用于操作或控制连接到计算机的特定类型的设备。驱动程序提供了与硬件设备的软件接口，使操作系统和其他计算机程序可以访问硬件功能，而无需了解有关所使用硬件的精确细节。驱动程序通过硬件连接到的计算机总线或通信子系统与设备进行通信。当调用程序调用驱动程序中的例程时，驱动程序向设备发出命令。设备将数据发送回驱动程序后，驱动程序可以调用原始调用程序中
啵啵520520·2023-08-20 16:16

基于IMX6ULLmini的linux裸机开发系列八：按键处理实验

目录GIC相关寄存器GPIO中断相关寄存器中断服务函数表中断向量表偏移位置make有报错解决方法：error:'for'loopinitialdeclarationsareonlyallowedinC99mode_‘for’loopinitialdeclarationsareonlyallowedi_Young_2717的博客-CSDN博客GIC相关寄存器分发器中断数量：GICD_TYPER中断清
ghujlhdrx·2023-08-20 14:41

Zynq中DMA的Cache一致性

用DMA进行数据传输时，需要解决DCache（DataCache）和DDRMemory之间的数据一致性问题。PS通过DMA向PL写数据1）调用：Xil_DCacheFlushRange(INTPTRadr,u32len)；2）DMA写PL：XAXIDMA_DMA_TO_DEVICEPS通过DMA从PL读数据1）DMA读PL：XAXIDMA_DEVICE_TO_DMA2）调用：Xil_DCacheI
Alliawell·2023-08-20 08:44

FPGA的PS还有什么PL是什么意思

之所以叫PL，而不是叫FPGA,用英文简写可能便于理解区分，或者显得比较专业吧（/滑稽脸）对于ZYNQ，，就是两大功能块，PS部分和PL部分，ARM的SOC部分，和FPGA部分。
Successful 、·2023-08-19 22:57

基于IMX6ULLmini的Linux裸机开发系列五：通用中断控制器（GIC）

目录GIC结构获取GIC中断控制器基地址方法一：查询芯片数据手册方法二：查询cp15协处理器CBAR寄存器SCTLR寄存器VBAR寄存器GIC用于管理单核或多核芯片中的中断资源ARM公司开发了4个版本GIC规范，V1~V4ARMv7-A内核搭配GIC-400使用GIC结构GIC官方手册：ARM®GenericInterruptControllerV2最多支持8个内核三类信号源：软件中断：用于多核通
ghujlhdrx·2023-08-19 01:00

基于IMX6ULLmini的Linux裸机开发系列六：中断向量表

ARMv7-A一级查表等中断真正发生的时候，自动跳转指定位置(基址+偏移)习惯放在代码的起始地方，复位中断放在代码的零地址，被定义的指定中断放在代码的第四个字节的位置addrTYPEFUNCTIONMODE0x00Reset复位中断SVC0x04Undefinedinstructions未定义指令中断Undef0x08SupervisorCall软中断SYC0x0CPrefetchabort指令预
ghujlhdrx·2023-08-19 01:00

基于IMX6ULLmini的Linux裸机开发系列三：按键检测输入

目录开启GPIO5对应的时钟设置引脚复用设置GPIO5_IO1输入模式设置检测电平部分代码button.cled.cmain.c在原理图上找到对应的引脚后即可以根据对应的图表找到真正在板字上的引脚，这里的SNVS_TAMPER1对应实际的引脚是GPIO5_IO1P1357页附近有GPIO5对应的寄存器位置，可以直接跳转开启GPIO5对应的时钟设置引脚复用注意：当TAMPER引脚用作GPIO时，AL
ghujlhdrx·2023-08-19 01:29

基于IMX6ULLmini的Linux裸机开发系列四：工程文件整理和中断头文件移植

目录文件整理修改前修改后Makefile修改中断头文件移植文件整理sources目录下分模块存放文件子模块提供函数声明头文件include目录下存放sdk移植头文件sources/common目录存放一些通用工具sources/project目录存放启动文件和主文件修改前修改后Makefile修改SRC_DIR变量：包含所有模块所在目录INC_DIR变量：包含所有头文件所在目录中断头文件移植设置中
ghujlhdrx·2023-08-19 01:58

基于IMX6ULLmini的linux裸机开发系列一：汇编点亮LED

思来想去还是决定记录一下点灯，毕竟万物皆点灯嘛编程步骤使能GPIO时钟设置引脚复用为GPIO设置引脚属性(上下拉、速率、驱动能力)控制GPIO引脚输出高低电平使能GPIO时钟其实和32差不多先找到控制LED灯的引脚，也就是原理图文件名C:/Users/dawn/Desktop/野火_EBF6ULL%20S1%20Mini_EBF410270V1_SCH_20230518.pdf然后再数据手册找到对
ghujlhdrx·2023-08-18 06:46

ZYNQ无SD卡配置Linux系统到QSPI Flash和eMMC

硬件：黑金AX7450开发板、zynq7100、QSPIFlash、eMMCFlash软件：Vivado2017.4、Petalinux2017我用了一台Windows主机，用于设计Vivado和烧写QSPIFlash
Chenxr32·2023-08-14 06:57

Vivado将.v文件作为模块加入Block Design

  用Vivado开发ZYNQ时，常用到BlockDesign。BlockDesign中不仅仅可以添加IP核，还可以将未封装成IP的.v或.vhd文件作为模块加入其中。
Chenxr32·2023-08-14 06:57

HLS+System Generator实现FIR低通滤波器

硬件：ZYNQ7010软件：MATLAB2019b、Vivado2017.4、HLS2017.4、SystemGenerator2017.41、MATLAB设计低通滤波器  FPGA系统时钟50MHz，
Chenxr32·2023-08-14 06:26

ARM 开发板修改MAC地址

2开发环境硬件环境：ZYNQ7010开发板软件环境：xshell工具3修改方法3.1临时修改使用ifconfig命令修改mac地址1.关闭网卡设备ifconfigeth0down2.修改MAC地址ifconfigeth0hwether00
xhoufei2010·2023-08-13 09:17

[FPAG开发]使用Vivado创建第一个程序

1打开Vivado软件，新建项目选择一个纯英文路径选择合适的型号产品型号ZYNQ-7010xc7z010clg400-1ZYNQ-7020xc7z010clg400-2如果型号选错，可以单击这里重新选择
Archer-·2023-08-11 11:06

Zynq-7010/7020开发板（双核ARM Cortex-A9+A7）软硬件规格资料

前言本文档主要介绍Zynq-7010/7020开发板的硬件接口资源以及设计注意事项等内容。
Tronlong创龙·2023-08-10 10:58

Zynq-7010/7020异构多核SoC工业核心板硬件说明书

本期分享Zynq-7010/20工业开发板（双核ARMCortex-A9+A7）的参数规格资料，其中包含软硬件、原理图、工业温度等均有。
Tronlong创龙·2023-08-10 10:28

基于Xilinx Zynq-7010/7020的双核ARM通信开发实例

本文基于XilinxZynq-7010/7020平台进行案例测试。图2echo_test案例案例功能案例功能：C
Tronlong创龙·2023-08-10 10:27

基于Xilinx Zynq-7020/7010实现的双系统解决方案，低延时、低功耗，OpenAMP，ARM+FPGA

为了满足日益复杂的系统要求，基于XilinxZynq-7020/7010实现的双系统解决方案。XilinxZynq-7020/7010是一款集成双核ARMCortex-A9+Arti
Tronlong创龙·2023-08-10 10:27

创龙科技Zynq-7010/20工业开发板（双核ARM Cortex-A9+A7）-性能及参数资料

评估板简介创龙科技TLZ7x-EasyEVM-S是一款基于XilinxZynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC评估板，处理器集成PS端双核ARMCortex-A9
Tronlong创龙·2023-08-10 10:57

创龙科技Zynq-7010/7020异构多核SoC工业级核心板-性能及参数资料

核心板简介创龙科技SOM-TLZ7x-S是一款基于XilinxZynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板，处理器集成PS端双核ARMCortex-A9
Tronlong创龙·2023-08-10 10:56

开源IgH EtherCAT主站方案，基于IMX8、ZYNQ、AM335x、T3等平台

前言：创龙科技已基于IMX8、ZYNQ、AM5728、AM5708、AM437x、AM335x、T3/A40i等平台提供了开源EtherCAT主站IgH案例。
Tronlong创龙·2023-08-10 10:56

嵌入式硬件开发学习教程——基于Zynq-7010/7020 Xilinx Vivado HLS案例 （流程说明）

前言本文主要介绍HLS案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxVivadoHLS2017.4、XilinxSDK2017.4。XilinxVivadoHLS（High-LevelSynthesis，高层次综合）工具支持将C、C++等语言转化成硬件描述语言，同时支持基于OpenCL等框架对Xilinx可编程逻辑器件进行开发，可
Tronlong创龙·2023-08-10 10:56

任务队列 有一个隐藏的问题

/workqueue/uplat_zynq7000/cache2data/list.h"#include#include#include#include#include#include#include#
洪大宇·2023-08-10 02:29

不同平台结构体按字节对齐

背景：在调试UDP程序时，Linux本机和ZYNQ开发板进行UDP通信，数据结构定义相同，都按照结构体大小收发数据，但是Linux端结构体大于实际结构体，导致ZYNQ端接收的数据错位。
我是菜鸟_我在学·2023-08-09 16:42
上一页 7 8 9 10 11 12 13 14 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他