Zynq7000

FPGA基础入门篇(六) 按键防抖电路实现（一）

FPGA基础入门篇(六)按键防抖电路实现本次实验的按键消抖电路实现用Zynq7000系列的FPGA实现，时钟频率为500MHz,按键消抖延时为20ms。
摆渡沧桑·2020-06-21 09:38

Vivado下的仿真入门

我的软件平台是Vivado2015.4,硬件平台是黑金的AC7010,Zynq7000，其实与平台关系不大。本文分为四部分：工程的建立，测试代码，仿真图形输出，更复杂点的例子。
leon_zeng0·2020-06-21 02:20

Zynq 7000裸机的lwip 样例程序echo server 实验

本文介绍开源tcp/ip协议栈lwip在Zynq7000裸机（无操作系统）上的应用。分为4部分，硬件的设计，软件的设计，测试，简单代码解释。
leon_zeng0·2020-06-21 02:20

Vivado下的集成逻辑分析仪ILA 入门

刚刚开始学习Zynq7000的时候，看到别人问ILA的问题时，说是集成逻辑分析仪，我觉得这是一个好东西，我一定要学会它。
leon_zeng0·2020-06-21 02:20

高速接口SFP、GbE、SRIO、PCIE、CPRI和SGMII的参考时钟选择问题

在ZynQ7000手册ug476中可以看到不同接口支持的典型参考时钟，如下图。
努力不期待·2020-06-20 22:45

通过qemu构建一个虚拟的zynq硬件开发环境

ubuntu虚拟环境，在此环境下，完全可以构建arm的虚拟软件运行环境，但是其本身的硬件cat/pro/cpuinfo可以看到，还是外部真实的硬件环境，–8核心），还可以用于硬件仿真，例如我想构建一个虚拟的zynq7000
tccxy_·2020-04-15 16:32

MPSOC学习之HELLO WORLD

早就听闻XILINX新一代SOC，ZynqUltraScale+MPSOC系列性能强悍无比，号称相比ZYNQ7000系列每瓦性能提升5倍，一直未能体验一把。
TI小人物·2019-07-23 16:15

Zynq-7000系列之linux开发学习笔记：PS和PL端的GPIO使用（三）

在Zynq7000平台下，Xilinx为我们提供了MIO、EMIO、AXI_GPIO，三种类型的GPIO口。MIO是属于PS端
Claudedy·2019-05-28 17:55

Zynq-7000系列之linux开发学习笔记：开发前准备（一）

2、目前CSDN上也有很多关于Zynq7000系列的开发文章，但基本都是采用官方开发板或者第三方开发板为开发平台，与手中的Zynq7030数据采集板在硬件上和很多不兼容的地方。所以想从头开始
Claudedy·2019-05-27 10:45

用LUT来搭建乘法器

比如在zynq7000器件中，DSP资源就较少，神经网络的性能就无法得到提升。利用xilinx器件中LUT的结构特征，设计出的乘法器不但能灵活适应数据位宽，而且能最大限度降低LUT资源使用。
apple^?·2019-05-25 22:54

【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验

PS初体验创建IP核体验ARM工程PL对应逻辑电路部分，PS对应ARM核部分本节使用ARM传输字符串到计算机上创建工程CreateProjectProjectNameRTLProject选择芯片之类的zynq7000
xyz_·2019-05-21 10:27

ZYNQ7000 #4 - Linux环境下使用AXI-DMA读取PL外接ADC

该篇文章是上一篇博客（https://blog.csdn.net/sements/article/details/90230188）的实际应用版本。在上篇中我们只是在PL端搭建了一个简单的AXI-DMA回环数据流进行测试，在该篇博客中，我们将实际的使用AXI-DMA这个IP核，使用xilinx_axidma库对一个挂载在PL端的ADC（AD7606，黑金的拓展子卡称为AN706）使用DMA进行数据
里先森·2019-05-20 23:44

ZYNQ7000 #3 - Linux环境下在用户空间使用AXI-DMA进行传输

本文使用Petalinux搭建相关linux环境，在vivado中搭建了一个简单的PS->AXI-DMA->AXI-FIFO->AXI-DMA->PS的测试环路。使用了国外开源的xilinx_axidma操作库，完成了用户空间上的AXI-DMA传输。使用库相对来说更加方便容易上手，不需要过多的了解linux设备驱动中如何调用DMA进行传输目录0-引言1-准备工作2-建立petalinux工程3-配
里先森·2019-05-15 11:44

ZYNQ7000 #1 - PL端模拟HDMI信号输出环境下的Linux界面显示

目录0-前言1-petalinux工程的建立与配置2-将解码驱动配置到linux内核中3-petalinux配置linux内核4-修改设备树5-编译打包6-文件修改X-附录问题0-前言在前面的文章里（ZYNQ7000#0-petalinux的使用与工程建立），我们已经使用petalinux成功的配置了一个可以在板子上运行的linux系统环境。这篇文章中我们加上HDMI向外输出图像信号的功能。我的开
里先森·2019-04-02 20:03

一步步学习zynq软硬件协同开发（AX7010/20）【FPGA篇】：FPGA控制流水灯及verilog基本语法学习

一、实验环境及目的板卡：AX7010Vivado版本：2017.1开发机：I74.2GHZ8GBWIN10_X64参考文档：《ALINX黑金ZYNQ7000开发平台配套教程》实验目的：掌握ZYNQPL端的开发流程
漫步的风暴·2018-12-01 15:38

ZYNQ7020_双核例程

ZYNQ7000有16个SGI；使能SGI需要写中断号到ICDSGIR寄存器并指明目标CPU。清中断可以读ICCIAR(Int
Chi_Hong·2018-11-29 17:03

axi_gpio操作--转载我之前的blog的内容

1，ZYNQ7000GPIO介绍ZYNQ7000上GPIO分为2类MIO和EMIO，MIO和常见的CPU管脚功能是一样的和很多外设是复用的，在使用前需要进行PINAssignment.MIO共54个管脚分布在
Laplace666·2018-11-07 16:03

ZYNQ SOC 入门基础（二）MIO 实验

1.1GPIO简介ZYNQ7000系列芯片有54个MIO（multiuseI/O），它们分配在ＧPIO的Bank0和NBank1隶属于PS的部分，这些IO与PS直接相连。
为中国IC之崛起而读书·2018-10-26 17:25

ZYNQ SOC 入门基础（二）MIO 实验

1.1GPIO简介ZYNQ7000系列芯片有54个MIO（multiuseI/O），它们分配在ＧPIO的Bank0和NBank1隶属于PS的部分，这些IO与PS直接相连。
为中国IC之崛起而读书·2018-10-26 17:25

Zynq7000 IO分配

很多人做了很久的FPGA，知道怎么去给信号分配引脚，却对这些引脚的功能及其资源限制知之甚少；在第一章里对Zynq7000系列的系统框架进行了分析和论述，对Zynq7000系列的基本资源和概念有了大致的认识
ffdia·2018-09-07 14:06

xilinx zynq7000，SDK平台使用JTAG 加载VxWorks并运行的方法和步骤

xilinx的SDK开发平台提供了xsct命令行接口，该接口在硬件调试初期非常方便，可以使用JTAG把vxworks镜像下载到DDR中直接运行，下面是使用的脚本connecttargets2rstcdc:/workspacefpgadownload.bitsource./ps7_init.tclps7_initdowvxworks.elfcon
ambercctv·2018-07-18 15:29

嵌入式平台ZYNQ7000蓝牙BlueZ4.95库的交叉编译

一、前言最近听同事说蓝牙BlueZ库很难编译成功，有几次直接把Linux系统编崩溃了（真的有这么夸张吗？反正我目前没有遇到过）。开始他们编译BlueZ5.5+的，依赖库太多，只要一个库没编译成功，之前所有的准备工作都前功尽弃了；同事无奈下转战4.95，基本都是按照网上的流程走一遍，但到了编译dbus库的时候编译不过，而且还出现了在Linux关机后无法启动了(系统崩溃了)，他后来没办法，直接拿之前产
拿不稳烙铁的嵌入式从业者·2018-07-06 22:03

zynq 7000 自定义IP 实验

本文通过一个简单例子介绍zynq7000中自定义ip的设计过程。此例子就是控制4个led。在ps-pl试验中，一般用的就是Vivado自带的GPIOip。
leon_zeng0·2017-11-30 15:30

zynq-7000系列基于zynq-zed的RGMII以太网控制器稳定性的问题

zynq-7000系列基于zynq-zed的RGMII以太网控制器稳定性的问题作者：卢浩时间：2017.3.8转载请注明出处zynq7000的以太网控制器是买的cadence公司的ip，目前存在一些问题
仙神·2017-03-08 09:02

Zynq7000系列之芯片系统结构概述

　　相比较经典的FPGA，Zynq7000系列最大的特点是将处理系统PS和可编程资源PL分离开来，固化了PS系统的存在，实现了真正意义上的SOC（System On Chip）。 1.
·2015-11-02 16:46

Zynq7000系列之芯片引脚功能综述

         很多人做了很久的FPGA，知道怎么去给信号分配引脚，却对这些引脚的功能及其资源限制知之甚少；在第一章里对Zynq7000系列的系统框架进行了分析和论述
·2015-10-31 11:28

vivado中TCL的使用

Tcl介绍Vivado是Xilinx最新的FPGA设计工具，支持7系列以后的FPGA及Zynq7000的开发。与之前的ISE设计套件相比，Vivado可以说是全新设计的。
kobesdu·2015-07-14 17:00

[ISE]PlanAhead中添加嵌入式资源不自动跳转至XPS的小问题

  问题描述：在PlanAhead中新建基于Zynq7000开发评估板的项目后，添加嵌入式资源后点击完成，提示“XPS工具打开失败”类似的信息。  
suxiang198·2015-07-11 00:00

Zynq 7000从零开始之二 -- 内存测试程序

测试DDR,程序还是运行在内部RAM;FPGA涉及的内容有怎样配置DDR参数,及怎样保存和导入硬件参数;软件方面会涉及BSP修改及     BOOT.bin的生成.关于Vivado的具体操作请参考--"Zynq7000
luoqindong·2015-01-22 10:00

Zynq 7000从零开始之一 -- HelloWord

的实验，只用PS，不用PL部分,程序从SD卡启动,跑在PS的内部RAM.zynq7000的PS虽然也是CPU，但是开发方法不像普通的CPU只需要一个SDK就可以了,它还需要vivado硬件设计软件.所以ZYNQ7000
青蛙嘎嘎·2015-01-21 09:43

Zynq 7000从零开始之一 -- HelloWord

的实验，只用PS，不用PL部分,程序从SD卡启动,跑在PS的内部RAM.zynq7000的PS虽然也是CPU，但是开发方法不像普通的CPU只需要一个SDK就可以了,它还需要vivado硬件设计软件.所以ZYNQ7000
luoqindong·2015-01-21 09:00
上一页 1 2 3 4 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他