Zynq7000

zybo上运行linux,Zybo开发板linux作业系统移植

文章使用的开发板是zynq7000系列的zyboboard。
周行文·2024-09-09 05:54

【基于xilinx Zynq7000的PYNQ框架项目】03 Socket实现开发板和电脑的实时视频传输并存储图片

03socket实现实时视频流传输并保存前言一、服务器端代码二、客户端代码三、运行总结前言主机摄像头获取实时视频流，需要传输到开发板上并实时保存更新，才能使用开发板上的人脸识别模型进行人脸检测。本篇文章通过socket实现主机与ZYNQ_MINI开发板之间的数据传输。一、服务器端代码承接本项目系列的上一篇文章【基于XilinxZynq7000的PYNQ框架项目】02PYNQ镜像制作，使用PYNQ提
小黄能吃辣·2024-02-05 22:46

【基于Xilinx ZYNQ7000的PYNQ框架项目】01人脸识别项目介绍与展示

01项目介绍与展示前言一、项目内容环境与工具项目文件二、运行项目1.登录开发板2.运行代码3.效果展示总结前言  本项目是一个嵌入式开发的人脸识别项目，为开发板自制PYNQ镜像，通过socket通信将笔记本摄像头画面实时传输至开发板，然后使用开发板上的人脸识别模型进行检测后，将识别画面传输回笔记本进行显示。项目整体设计框架图如下所示：系统处理流程图如下所示：一、项目内容环境与工具开发板ZYNQ_M
小黄能吃辣·2024-02-05 22:15

【基于Xilinx Zynq7000的PYNQ框架项目】02 PYNQ镜像制作

02PYNQ镜像制作前言一、vivado硬件设计二、ubuntu镜像制作三、Win32DiskImage烧写镜像四、上板启动总结前言由于PYNQ官网中没有适配ZYNQ_MINI开发板的现成的PYNQ镜像，我们需要用vivado自己设计硬件部分，然后下载与板子无关的预构建文件PYNQrootfs，在ubuntu系统中制作适配ZYNQ_MINI开发板的PYNQ镜像。软件与系统的环境版本Windows1
小黄能吃辣·2024-02-05 22:15

【基于Xilinx ZYNQ7000的PYNQ框架项目】04开发板上运行人脸识别模型

04开发板上运行人脸识别模型前言一、人脸识别代码详解总结前言书接上文，成功将电脑摄像头视频流传输到开发板并本地存储后，要做的就是使用PYNQ的pyhotn代码逐帧读取视频流，进行人脸识别啦。因为当初做这个项目的主要目的是锻炼嵌入式开发的能力，所以人脸识别模型是直接使用的opencv自带的分类器。（其实是懒得自己再捣鼓个模型了）我使用的分类器是haarcascade_frontalface_alt2
小黄能吃辣·2024-02-05 22:15

【基于Xilinx ZYNQ7000的PYNQ框架项目】05使用Overlay库和python父子进程实现开发板按键控制LED灯流水或熄灭

05使用Overlay库和python父子进程实现开发板按键控制LED灯流水或熄灭前言一、PYNQOverlay库的GPIO读写实现LED灯流水二、python父子进程实现按键即关闭程序总结前言前四篇文章完成后，其实整个项目就能完整运行起来了。但我们似乎忘了使用PYNQ的初心——用python编程实现对开发板硬件部分的控制。因此，本文章使用PYNQOverlay库的GPIO读写实现LED灯流水，然
小黄能吃辣·2024-02-05 22:44

Zynq7000系列 PSPL交互之DDR数据读取正确性问题

PSPL交互之DDR数据读取正确性问题文章目录PSPL交互之DDR数据读取正确性问题前言前言之前负责PSPL交互处理时遇到的cache和DDR数据内容不一致导致读取数据错误的问题，想起来了简单记录一下Zynq的PS在运行过程中，通过DDR控制器对DDR存储器进行访问，为了加快访问速度，常常将一些数据缓存在cache中，而且不是针对一个数据数据缓存，而是一批(Xilinx称为一行，即line，一行长
La fille, Lynn!·2024-01-16 03:07

FPGA系统性学习笔记连载_Day4 Xilinx ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇

四、ZYNQ芯片内部用硬件实现了AXI总线协议，包括9个物理接口，分别为AXI-GP0~AXIGP3，AXI-HP0~AXI-HP3，AXI-ACP接口。1、AXI_ACP接口，是ARM多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理DMA之类的不带缓存的AXI外设，PS端是Slave接口。2、AXI_HP接口，是高性能/带宽的AXI3.0标准的接口，总共有四个，PL模块作为主设备连
ONEFPGA·2024-01-14 15:01

zynq7010/zynq7020系列FPGA的输入输出延时、建立保持时间（setup/hold）

zynq7010/zynq7020系列FPGA的输入输出延时、建立保持时间（setup/hold）——zynq7000系列的建立保持时间需要从其开关特性手册中查询，本文参考了ds187手册中的相关内容，
大功率灯泡·2024-01-12 09:19

vitis2023.1创建zynq7000 ps工程问题记录

1.说明本文仅对创建工程的一些问题进行记录，不会对每个步骤都进行记录。2.vivado2023与vivado2018在在进行纯ps平台开发时BlockDesign设计的区别2.1问题描述如下红框中的信号都是连接到PL端的信号，在vivado2018中进行纯ps开发时，这些信号都是不必要的，可以全部删除,生成sdk工程也不会有什么问题。M_AXI_GP0：axilite主接口。M_AXI_GP0_A
优美的赫蒂·2024-01-05 08:38

【ZYNQ】ZYNQ7000 XADC 及其驱动示例

XADC简介ZYNQSoC的XADC模块包括两个12位的模数转换器，转换速率可以达到1MSPS（每秒一百万次采样）。它带有片上温度和电压传感器，可以测量芯片工作时的温度和供电电压。在7系列的FPGA中，XADC提供了JTAG和DRP（dynamicreconfigurationport）接口，用于访问其内部的状态和控制寄存器。在ZYNQ-7000SoC器件中，XADC增加了一个PS-XADC接口，
Hello阿尔法·2023-12-28 00:00

FreeRTOS系统下看门狗定时器的使用总结

硬件平台：ZYNQ7000系列软件系统：F
La fille, Lynn!·2023-12-15 02:29

zynq7000 PL读写DDR3----实验笔记

环境：vivado2018.3芯片：xc7z100ffg900-2本实验参考资料主要来源：https://www.eefocus.com/antaur/blog/17-08/423773_0818c.html实验目的：将ADC接收的数据先存入DDR3，待PS端读取完成后，再存入一批。1、工程规划DDR芯片的管脚是绑定到Zynq的DDR接口上的。而Zynq系统的这个DDR总线接口有是链接在其内部“M
swang_shan·2023-12-04 19:50

学习使用Vivado和SDK进行Xilinx ZYNQ FPGA开发 | （三）安装并破解Vivado和SDK | 2023.8.9/星期三/天气晴

学习方法选择学习使用Vivado和SDK进行XilinxZYNQFPGA开发|（三）安装并破解Vivado和SDK（本文）文章目录系列文章目录摘要一、安装Vivado和SDK二、破解摘要Vivado和SDK是开发ZYNQ7000
杨肉师傅·2023-11-29 00:51

基于ZYNQ wifi方案实现与测试

ZYNQ7000是Xilinx推出的最新一代可扩展处理平台，ZYNQSOC内部集成了一个双核ARMCortex-
深圳信迈科技DSP+ARM+FPGA·2023-11-04 20:51

移植FreeRTOS到 Xilinx ZYNQ Microblaze IP核

1，运行环境vivado2019.2，win10,ZYNQ7000系列2，FreeRTOS官网源码下载https://www.freertos.org/,3，FreeRTOS是一个迷你的实时操作系统内核
寒听雪落·2023-10-29 21:38

ZYNQ UltraScale+ MPSoC Linux + ThreadX AMP玩法

ZYNQUltraScale+MPSoCLinux+ThreadXAMP玩法ZYNQUltraScale+MPSoC与ZYNQ7000架构比较目标一.创建Linux1、修改kernel2、修改设备树编译
李易达·2023-10-29 20:05

Zynq7000 Soc的中断系统实验（一）

Zynq7000Soc的中断系统实验（一）Zynq7000的中断概述软中断使用Vitis软中断示例代码解读参考文档Zynq7000的中断概述zynq7000的三类中断类型如下图所示：显而易见，zynq这块
IMMUNIZE·2023-10-17 05:26

ZYNQ7000 #3 - Linux环境下在用户空间使用AXI-DMA进行传输

本文使用Petalinux搭建相关linux环境，在vivado中搭建了一个简单的PS->AXI-DMA->AXI-FIFO->AXI-DMA->PS的测试环路。使用了国外开源的xilinx_axidma操作库，完成了用户空间上的AXI-DMA传输。使用库相对来说更加方便容易上手，不需要过多的了解linux设备驱动中如何调用DMA进行传输目录0-引言1-准备工作2-建立petalinux工程3-配
AE_小良·2023-10-16 15:03

【嵌入式入门学习笔记】-- 一、Linux简介

中的特殊字符四、Linux常用命令目录前言一、Linux的发展二、各种Linux发行版本三、Linux体系结构3.1Linux操作系统的组件3.2Linux内核版本四、命令终端总结前言研究生期间一直在用ZYNQ7000
DUANDAUNNN·2023-10-04 21:02

zynq7000系列PS端GPIO初始化函数XGpioPs_LookupConfig()和XGpioPs_CfgInitialize()详解

前言  xilinx公司在设计这款芯片时就同步编写了ps端的函数库，我们在对zynq这款芯片进行开发，直接调用库函数就可以了。不过比较难过的是，官方虽然编写了函数驱动库，但并没有出版相应的类似于函数指导之类的文档，需要开发者自己去理解这个函数用法，但官方还是有相应的历程，我们可以学历历程来基本掌握这些函数的用法，但并不是很详细，也没有说明文档，需要结合datasheet和其他的文档进行综合理解分析
Nina_小哥·2023-10-04 15:11

手把手一起完成Python上位机与下位机USB通信

前言最近在使用Python设计上位机，下位机是ZYNQ7000，两者通过USB进行数据传输。
鲁棒最小二乘支持向量机·2023-09-14 21:51

Xilinx ZYNQ 7000学习笔记五(Xilinx SDK 烧写镜像文件)

概述前面几篇讲了ZYNQ7000的启动过程，包括BootRom和FSBL的代码逻辑，其中关于FSBL代码对启动模式为JTAG被动启动没有进行分析，本篇将通过将JTAG的功能和通过XilinxSDK烧写镜像文件到
烂白菜的自述·2023-09-14 09:22

Xilinx ZYNQ 7000学习笔记三(小结)

1启动模式：ZYNQ7000的启动模式由外部引脚决定的，5个模式引脚MIO[6:2]用于配置NANDflash、并行NORflash、SerialNOR(Quad-SPI)、SDflash以及JTAG一共
烂白菜的自述·2023-09-11 04:24

HI3559A DMEB试玩

命令行的现实格式修改9、IIC例程不通10、HI3559a从emmc启动，文件系统变为只读11、驱动加载12、官方例程中SENSOR不出图最近需要使用3559来，之前没有玩过海思系列，使用较多的是xilinx的zynq7000
雨之小·2023-09-10 08:27

Micron（美光）内存颗粒的命名规则，7lk17d9PTK,MT29F2G08ABAEA（矿机自带）

三四十买了一个矿机主板，ddr3的芯片和flash的型号认不全，找了一些资料，如下1.DDR3芯片的识别ZYNQ7000系列ddr最多支持1G，这两个拼一起就是500M一半的样子我们随便找一个Micron
伪NChris·2023-08-06 18:53

Xilinx 7series XADC使用

在Xilinx系列的FPGA中，Artix-7，Kintex-7，Virtex-7，包括ZYNQ7000，都包含一个内置的XADC，我们可以通过这个内置的XADC，来进行一些精度不高的电压采集。
伯纳乌的至尊玉·2023-08-02 14:02

ZYNQ7000搭建嵌入式Linux操作系统---基础篇

ZYNQ7000搭建Linux操作系统ZYNQ7000搭建嵌入式Linux操作系统一、VIVADO工程的建立二、VIVADO工程设置三、在虚拟机环境下生成内核镜像uImage和uboot.elf在Linux
ProtectPigeons·2023-07-26 18:20

xilinx zynq7000系列 sdio时钟超频详解

系统时钟概述zynq7000的时钟系统很简单，首先是PS_CLK输入时钟，这是外部33.33333Mhz晶振时钟，直接输入到三路PLL(锁相环)，分别是ARMPLL、I/OPLL、DDRPLL；ARMPLL
雪狐JXH·2023-07-25 00:38

欢迎各位嵌入式同僚交流问题、经验。

stm32、ZYNQ7000、xilinxFPGAmicroblaze、dsp等主控芯片、一些常见的控制类芯片和AD,DA相关芯片。欢迎大家一起交流讨论，共同进步。在博客中我计划
比特流1024·2023-06-19 06:15

AMBA协议AXI-Lite（AXI-Lite从机代码板级验证）

核封装四、SOC搭建五、引脚约束六、软件设计七、测试过程总结前言  在前一章中我们已经完成了从机接口模板代码的设计；在本篇中，我们将对设计的从机代码进行板级验证；一、环境  验证FPGA选用Xilinx的Zynq7000
PPRAM·2023-04-18 18:12

Xilinx ZYNQ 7000学习笔记三(qspi flash读写操作)

参考文献：Zynq-7000SoCTechnicalReferenceManual(UG585)-ch12Quad-SPIFlashController一、norFlash介绍zynq7000系列QSPIFlash
烂白菜的自述·2023-04-10 21:39

学习Zynq笔记（1）：7020开发平台简介

系统的主要参数四、PS端的外设1、QSPIFLASH2、DDR3DRAM3、以太网接口4、SD卡槽五、理解以黑金AX7020为例一、结构示意图黑金AX7020用户手册此款开収板使用的是Xilinx公司的Zynq7000
sangba2019·2023-04-02 19:50

Zynq7000硬件开发之总体硬件架构设计

微信公众号更精彩本项目基于XilinxZynq-7000系列SoC高性能处理器，集成PS端双核ARMCortex-A9+PL端Kintex-7架构28nm可编程逻辑资源；可pintopin兼容XC7Z035/XC7Z045/XC7Z100-2FF900，主要区别为PL侧逻辑资源不同，后续会针对该系列芯片进行详细介绍，本项目开发以XC7Z045-2FF900为例进行开发。本次案例是基于小编多年开发经
PIN凡不凡·2023-03-31 01:00

linux系统移植 基于zynq7000平台

目录1.准备工作1.1.新建工作目录1.2.安装必备库2.zynq平台交叉编译器的安装2.1解压编译环境2.2在zynq目录下编写激活脚本，并激活2.3测试编译器版本3.Uboot编译及制作3.1Uboot编译和配置：3.2生成boot.bin4.Linux内核配置及移植4.1编译内核(uImage)4.2制作设备树(devicetree.dtb)4.3配置SD卡4.4将所有需要的文件拷贝sd卡5
z呀哈哈z·2023-03-11 16:56

ZYNQ 7000成长记——菜鸟从零开始学嵌入式linux（前言）

ZYNQ7000成长记——菜鸟从零开始学嵌入式linux（前言）大概七八年前，大概是2010年，还在大学的时候就开始接触Linux，还买了一块天嵌的S3C2440的开发板。
人生如旭·2023-01-31 16:00

那些年我们拿下了 Zynq

获取方式：【51爱电子】回复【Zynq7000】即可获取资料链接！本资料仅供学习使用，切勿商用。另外四个是关于AlteraFPGA的学习资料。其实很多东西都是相通的，要学会举一反三。
Hello阿尔法·2023-01-31 16:58

基于ZYNQ7000的交叉编译工具链Qt+OpenCV+ffmpeg等库支持总结

最近刚刚接触XILINX的ZYNQ板，刚接触没有十天。XILINX定位它为SOC，我也很认同，起码比TI定位MPU为SOC强很多。据说今年TI的最新产品也加入了ZYNQ板。之前的MIPS处理器设计与实现的项目就算做告一段落，搞了将近7个月，成果显著，收获颇多，最近打算搞搞ZYNQ。之前MIPS也有一套交叉编译工具，不过是老师提供的，自己也尝试搞了搞，太辛苦了，而且也没什么成果，因为我们需要LITE
SIGES·2023-01-03 11:07

基于ZYNQ7000的交叉编译工具链Qt+OpenCV+ffmpeg等库的支持总结

更新的bloghttp://blog.csdn.net/lst227405/article/details/34106151事先说明：本文主要参考的是zhonglq在xilinx上的一篇blog之前已经做好了opencv函数库的移植，但是后来做视频处理的时候遇到了困难（如前一篇blog所述）虽然移植了ffmpeg，但是还是不可以，想着移植一下Qt试试先贴上原文，然后在原文上写一些自己的东西吧最近刚
应澜lst·2023-01-02 11:30

FPGA/ZYNQ学习总结

PS、PL的联动-AXIMIOEMIOAXIGPIOIP核创建AXI类型的IP核MIO、EMIO、AXIGPIO的理解如何保证是PS或PL单独运行疑惑用硬件SPI驱动LCD的引脚约束问题zynq学习总结zynq7000
CofCai·2022-12-11 09:57

手把手教你在FPGA上移植NVDLA+Tengine并且跑通任意神经网络（3）

ZYNQ-NVDLA2.2拉取Tengine2.3加载驱动2.4编译libjpeg6b2.5编译libprotobuf.a2.6编译runtime与compiler2.7编译Tengine2.7.1使用ZYNQ7000
仝佳轩666·2022-12-03 11:45

Zynq7000系列之芯片引脚功能合集以及引脚分配

很多人做了很久的FPGA，知道怎么去给信号分配引脚，却对这些引脚的功能及其资源限制知之甚少；在第一章里对Zynq7000系列的系统框架进行了分析和论述，对Zynq7000系列的基本资源和概念有了大致的认识
Jassica bea·2022-11-25 09:50

ZYNQ图像处理(1)——vdma_hdmi显示环境搭建

ZYNQ7000是赛灵思推出的一款带有ARM核的FPGA，包含了两个ARMA9的核以及FPGA资源，分为PS端和PL端。在运用ZYNQ做图像处理之前，有必要先搭建环境。
树叶~·2022-11-24 00:04

Zynq-7000移植——根文件系统ramdisk扩容教程

参考文章：http://xilinx.eetrend.com/d6-xilinx/blog/2017-09/12036.html前言由于zynq7000系列自带的文件系统（ramdisk）大小为16M的
QiHsMing·2022-11-24 00:02

zynq 7000 的HDMI 显示SD卡内图片文件

本文是zynq7000的HDMI显示实验一文的继续，在上文中显示的内容包含在代码中，而本文直接显示SD卡里的BMP图片文件。你必须先完成了zynq7000的HDMI显示实验，才能本实验。
leon_zeng0·2022-10-18 08:50

zynq tcp如何从网口发数据_ZYNQ_PL与PS的DDR交互

ZYNQ7000系列中PS端与PL端的通信都是通过AXI总线进行连接的，利用好AXI协议是PS与PL交互的基础，因此设计这个实验来进一步了解两者间的通信。
weixin_39658900·2022-10-02 07:56

ZYNQ7000学习 7 创建并调用处理器外设的IP核

视频7：创建并调用处理器外设的IP核说明：VIVADO自带了一些处理器外设，比如第5节所介绍和调用的GPIO核。我们实际应用中要创建自己的外设，挂在处理器总线上，将寄存器映射到处理器的寻址空间，达到软件和逻辑的真正结合。这一张我们就做个演示如何创建用户外设以及如何调用。这个视频在注重演示说明步骤的同时，也跟大家说了如何分析IP核的实现代码，以及用户如何修改而适用自己的外设。ZYNQ7互联使用的是A
夜幕下的灯火·2022-09-22 14:59

zynq7000 中断原理分析及IO中断解析

Zynq7000中断分析文章目录Zynq7000中断分析GIC及中断机理Crotex-A9常用汇编指令Zynq中断控制GPIO中断控制单IP双通道单IP多位双IP中断源GIC及中断机理Crotex-A9
yb_voyager·2022-09-15 14:31

ZYNQ7000 学习（二十一）ZYNQ7 双核处理的运行机制的原理和实现步骤

ZYNQ7双核处理的运行机制的原理和实现步骤ZYNQ7的PS系统有两个ARM处理器核，我们要发挥最大化系统性能，就要将这两个核合理分配都用起来。我们这一集视频的目的是和大家一起来看看双核运行的原理以及实现步骤。原理比较多，大家要结合资料多研究分析。1OCM相关1，我们首先看ZYNY结构的框图，各自内核有独立32K字节私有的I-CACHE和D-CACHE，两个核有公用的512K混合CACHE（保存指
夜幕下的灯火·2022-09-11 19:03

ZYNQ7000 学习 （十七）GPIO中断源的配置以及中断试验

视频十七：GPIO中断源的配置以及中断试验本视频的目的是和大家一起详细看看GPIO的中断源配置，以及从汇编代码层面带大家一起分析中断的过程情景。注意：这里的GPIO是包含MIO和EMIO的GPIO；中断源配置分析到产生52号中断；GPIO有128个，所以可以有128个52号中断，这些中断源“或”的关系产生中断请求。在上一个视频里面讲到了GPIO的输入输出的控制原理以及从寄存器层面和库函数层面分别做
夜幕下的灯火·2022-09-11 19:32
上一页 1 2 3 4 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他