ddr

LVDS转MIPI 视频旋转芯片 POL8901 图像处理芯片

一、芯片简介1、系统高性能MIPS32bitCPU内核；高性能DSP内核图像处理单元；16KB指令Cache；16KB数据Cache；96KB片上SRAM；内嵌DDR3控制器；2、LVDS输入支持1或者
TEL15622383762·2023-04-12 06:24

ARM uboot源码分析3-启动第一阶段

一、start.S解析7总结回顾：lowlevel_init.S中总共做了哪些事情：检查复位状态、IO恢复、关看门狗、开发板供电锁存、时钟初始化、DDR初始化、串口初始化并打印‘O’、tzpc初始化、打印
滨边美波她男友·2023-04-11 22:37

肿瘤HRR和HRD 简单记录

HRR和HRD的概念当细胞受到外界不良环境的压力下往往会导致DNA的损伤，此时便会触发DNA损伤反应(DDR)，从而激活许多DNA修复通路。
心如止水-WTF·2023-04-11 21:38

联想520r服务器装系统,联想Miix520本地模式重装win7系统教程

采用第八代英特尔酷睿处理器，同时搭载DDR4急速内存，这样的硬件配置已经足够大多数人的工作使用，甚至一些网络游戏在调低画质后都可以流畅的运行了。
粉色曹操·2023-04-11 19:49

基于 FPGA+DSP 的冲击波超压测试系统设计与实现-系统测试（二）

5系统功能测试及仿真在完成系统硬件电路板的设计和软件程序的开发后，本章分别对A/D采集模块、DDR3SDRAM存储模块的读写波形进行了测试，并对千兆网卡传输模块通过Wireshark软件进行抓包测速，调试成功并确认无误后将各模块组装起来对系统进行整体测试
深圳信迈科技DSP+ARM+FPGA·2023-04-11 17:31

xdma使用小结

在数据读写部分，DMA通过MIG控制DDR完成数据读写。配置数据读写通过与BRAM通过
mu_guang_·2023-04-11 08:16

【计算机系统结构】~ CISC/RISC、冯诺依曼架构/哈佛架构、时间局部性/空间局部性、计算机存储结构、RAM/SRAM/DRAM/SDRAM/DDR

本章目录：1.CISC/RISC2.冯诺依曼架构/哈佛架构3.时间局部性/空间局部性3.1时间局部性3.2空间局部性3.3局部性原理举例4.计算机存储结构5.RAM/SRAM/DRAM/SDRAM/DDR5.1RAM5.2SRAM5.3DRAM5.4SDRAM5.5DDR5.6
IC二舅·2023-04-10 16:00

女性生理问题用油

【一周配方推荐】女性生理问题用油1、女性抑郁情绪问题：首先玫瑰，其次仕女;2、乳腺增生：乳香、野橘、天竺葵，柑橘清新，DDR；3、乳腺纤维瘤：乳香、柑橘清新复方、完美修复复方（DDR）;4、乳腺囊肿：乳香
范晴母乳哺育指导·2023-04-10 15:06

一些常用芯片

目录一、FPGA二、ADC三、DAC四、flash五、ddr六、电机驱动芯片七、红外探测器八、可见光senser九、以太网phy十、USB芯片十一、视频编解码芯片十二、放大器十三、SRAM十四、ARM十五
江鸟的坚持·2023-04-10 09:21

JESD79-4 第4章 SDRAM命令描述与操作（4.5-4.7）

4.5DLL-off模式DDR4SDRAM的DLL-off模式是通过配置MR1寄存器的A0为0来进入的。在此模式中，DLL将不会有任何操作，知道MR1寄存器的A0重新被配置为1。
hierro_sic·2023-04-10 06:46

arm裸机块设备

RAM内存ROM外存NorFlash(可总线式访问）NandFlash（块设备）SLC可靠性高，缺点是容量做不大MLC容量可以做很大很便宜SD卡与SRAM/DDR/SROM之类的东西的不同：SRAM/DDR
憨憨@·2023-04-10 01:31

LINUX-5-RAM、ROM、SRAM、DDR概论

一、RAM、ROM、SRAM、DDR概论ROM：只读存储器，笔者认为目前“只读存储器”这个定义不准确。
会说话的吹风机·2023-04-09 14:56

FPGA学习规划

主要方向分以下个方向：（1）接口通信类：简单通信接口SPI/UART/IIC，复杂一点的SDRSDRAM控制器设计、DDR3MIG的使用、PCIE控制器、Aurora、千兆以太网通信；
cainiaoyizhiyang·2023-04-09 13:30

DDR3(MT41K512M16HA-125IT)

IP核的名字——一个控制器AXI4interface——一般不勾选clockperiod——DDR3和FPGA相连的
燎原星火*·2023-04-09 02:24

DDR3逻辑相关

1.DDR3为了保证CPU正常工作，必须一次传输完CPU在一个传输周期内所需要的数据。而CPU在一个传输周期能接受的数据容量就是CPU数据总线的位宽，单位是bit(位)。
燎原星火*·2023-04-09 02:24

参考 | 辨别真假笔记本三星内存条 (ddr4)

参考|辨别真假笔记本三星内存条(ddr4)文章目录参考|辨别真假笔记本三星内存条(ddr4)1.三星内存条标签纸上编码的含义2.三星内存颗粒上编码的含义3.辨别内容参考1.三星内存条标签纸上编码的含义内存条贴张上面有两串值得注意的编码
Caffiny·2023-04-06 11:50

14_I.MX6ULL_内存概念DDR3

目录DDR3内存简介何为RAM和ROMSRAM简介SDRAM简介DDR简介DDR3内存简介在正式学习DDR3内存之前,我们要先了解一下DDR内存的发展历史,通过对比SRAM、SDRAM、DDR、DDDR2
Tree-gg·2023-04-06 09:23

CPU是如何访问内存的

CPU通过MMU访问内存我们先来看一张图：从图中可以清晰地看出，CPU、MMU、DDR这三部分在硬件上是如何分布的。
燕无鸻·2023-04-06 07:36

全志T113-S3 RT-Thread SMP适配笔记

Cortex-A7双核一些参考资料https://whycan.com/t_7808.htmlhttps://bbs.aw-ol.com/topic/1247/计划最好能直接使用xfel在SRAM，或是DDR
DOT小文哥·2023-04-06 07:32

我的小钱钱34〔德意志民主共和国1955版-马克〕

德意志民主共和国（德语：DieDeutscheDemokratischeRepublik），简称民主德国（德文缩写：DDR），通称东德，是存在于1949年到1990年的一个中欧社会主义国家。
至简从心·2023-04-05 20:11

通过Avalon-mm slave 写ddr2 verilog

目录一、系统架构二、写框图三、写模块定义四、模块接口五、实现代码基于altera平台的Quartusprimeversion16.1
江鸟的坚持·2023-04-05 11:07

达人评测 酷睿i5 12450h和锐龙r7 5800h选哪个好 i512450h和r75800h对比

选i512450h还是r75800h这些点很重要http://www.adiannao.cn/dyi512450H采用Intel7工艺4大核4小核设计，拥有8核心12线程，三级缓存为12M，支持DDR5
m0_50307601·2023-04-05 10:31

linux系统中内存分配常见函数的分析与实现

第一：linux系统中内存分配关注问题在编写Linux驱动过程中，不可避免涉及外设操作，而外设地址空间与DDR地址空间一般不连续，在linux上电时，并不会为外设地址空间建立页表，又因为linux访问内存使用的都是虚拟地址
ST小智·2023-04-04 18:07

理解DDR Part 1

DDR4x8图自DDR4x16DDRbankrankDDR正面就是一个rank，背面如果也有颗粒，
南方铁匠·2023-04-04 06:36

vivado中烧写instant soc的vhd文件

本教程所用板子为n4ddr，另外gcc-for-riscv，boardfiles，Nexys4DDR_Master.xdc均在链接：https://share.weiyun.com/T36ly4p5中。
后朋克蒸汽移动城堡·2023-04-04 04:55

ddr基本知识

http://bbs.pceva.com.cn/thread-29050-1-1.html太长了，不复制了，但是真的很重要！在一个超频的网站才找到点有用的东西，真是奇葩！2014.12.18
yazhouren·2023-04-04 04:57

DDR基础概念理解

DDR学习第一趴本部分主要做基础概念介绍，争取达到阅读完此小节，可以对DDR的相关概念有基本认知1.常规名词介绍流程概念理解名词说明BLBurstlength，突发长度，突发是指同一行中相邻的存储单元连续进行数据传输的方式
And乔·2023-04-04 04:56

DDR3 CONTROLLER-PHY物理层

DDR3PHY:主要是用来实现串并转换，以及将controller的命令按照一定时序要求输出到DDR；controller构架：1、控制器频率100mhz；DDR3工作频率400mhz；传输速率800mhz
我不吃辣条·2023-04-04 04:20

DDR基础知识点汇总

文章目录文档推荐DDR颗粒的电路图来源DDR3SDRAM电路结构高清图DDR4SDRAM电路结构高清图DDR3-1866控制器/PHY/颗粒之间的带宽关系channel>DIMM>rank>chip>bank
亓磊·2023-04-04 03:10

DDR存储器中的一些概念

例子中，一个i7CPU支持两个Channel（双通道），每个Channel上可以插俩个DIMM,而每个DIMM由两个rank构成，8个chip组成一个rank。由于现在多数内存颗粒的位宽是8bit,而CPU带宽是64bit，所以经常是8个颗粒可以组成一个rank。所以小张的内存条2RX8的意思是由2个rank组成，每个rank八个内存颗粒(为啥我们以后讲)。由于整个内存是4GB，我们可以算出单个内
rainbowbirds_aes·2023-04-04 03:08

LPDDR4的训练(training)和校准(calibration)--Write Leveling(写入均衡)

WriteLeveling是从DDR3开始引入的概念，为了解决DQS和CLK的edgealignment的问题。 因为从DDR3开始采用了新的拓扑结构：fly-by。
ltqshs·2023-04-04 03:59

数字DDR PHY

在这之前，我有机会针对DDR2设计了一个数字PHY。虽然在实现上仍然要和后端的工程师有比较密切和有效的沟通，但是对于数字PHY，毕竟在很大程度上不再依赖厂家和工艺，这至少的商务上提供了很大的灵活性。
lureny123·2023-04-04 03:50

关于DDR协议一些操作的理解1

整体流程：一些基本概念：1.p_bank和l_bank2.rank和bank3.DIMM和SIMM4.DLL概念：DDR控制器架构：时钟频率对比：（1）memory和phy/controller时钟频率一般是
+徐火火+·2023-04-04 03:18

ddr training什么意思

DDR布线，完全按等长约束就没有ddrtraining的说法。当布线去掉等长约束或放宽约束条件，就要做ddrtraining，以保证时序的完整性，使信号的建立&保持时间窗口一致。
hbcbgcx·2023-04-04 03:46

phy的理解及集成关注点

以DDRPHY为例说明如下：PHY-物理層，顧名思義就是匹配物理實現，增強物理電路性能的東東，包括數字或者模擬部份，除了上層應用協議或者接口協議之外的東西，比如DDRcontroller接口PHY外部DDR
cy413026·2023-04-04 03:14

DDR4内存调试经验分享

1.文档目的本文档适用于DDR4调试验证，按照DDR4初始化的过程及Linux平台下压力测试顺序总结常见几类问题，卡在获取内存频率处->找不到内存->内存tranningfail->压力测试内核崩溃，为板级调试过程中遇到的
郭良伟·2023-04-04 03:08

（八）DDR_PHY架构及功能——（PUB组成、初始化及Training流程、Clock关系）

文章目录一、DDR_PHY结构组成1.1、DDRMemory子系统1.2、DDR_PHY架构组成二、PUB模块功能实现初始化总流程2.1、DDR系统初始化流程2.1.1、PLL初始化流程2.1.2、Delayline
SD.ZHAI·2023-04-04 03:05

msd6a648 BootLoader调试记录

2019-04-03回板mboot编译使用129D版型，ddr4-2400，编译完成烧录后，正常启动mboot编译配置其中有一块板子，启动后直接进入PM51[AT][MBoot][DriverInit]
袁纬国·2023-04-04 00:24

完美修复复方精油DDRPrime~再次与青春相遇

那么DDR完美修护复方是一支针对细胞异常，基因突变，组织增生、抗
幸运的文励·2023-04-03 22:56

DDR2/3 SDRAM学习笔记

DDR与DDR2区别时钟DDR外部IO时钟频率与内部存储时钟频率一致。DDR2外部IO时钟是内部存储时钟频率的两倍。片外驱动调校（OCD）DDR2在初始化过程中配置模式寄存器前
不想秃发·2023-04-03 21:28

服务器虚拟化

服务器分类：指令集：X86，RISC，EPIC外观：塔式，机架，刀**1U=1.75inch=4.4cm机架：1U中低端CPU，6-10核心，6硬盘，4DDR42U中高端CPU，2CPU槽，8-16核心
LamNANA·2023-04-03 15:24

硬件设计——DDR

一、DDR简介（1）DDR=DoubleDataRate双倍速率同步动态随机存储器。
FPGA技术联盟·2023-04-03 13:28

联想小新Lenovo ideapad 700 – i7 6700HQ+GTX950M+HD530+ALC235 黑苹果OpenCore 引导安装Ventura13.2

硬件型号驱动情况主板联想ideapad700-15ISK(英特尔PC标准主机CPU桥–100Series/C230..处理器英特尔Corei7-6700HQ@2.60GHz四核已驱动内存12GB(三星DDR42133MHz
黑果魏叔·2023-04-03 04:15

乙嫣与你一起用精油第31天

DDR完美修复细胞，对抗自由基，保持身体平衡。薰衣草：舒缓放松情
乙嫣·2023-04-02 23:38

★DDR相关

1.速率，电压DDR3：800-2133Mbps；1.5V（VDDQ）DDR4：1600-3200Mbps；1.2V（VDDQ）1：tCK=1.25ns，芯片支持最大IO时钟频率（DDR3频率）：1/1.25ns
KKLHUO·2023-04-02 20:29

学习Zynq笔记（1）：7020开发平台简介

文章目录一、结构示意图二、结构尺寸三、zynq7000PS系统的主要参数PL系统的主要参数四、PS端的外设1、QSPIFLASH2、DDR3DRAM3、以太网接口4、SD卡槽五、理解以黑金AX7020为例一
sangba2019·2023-04-02 19:50

ZYNQ7020 Soc最小系统创建及测试

1ZynqSOC最小系统即是DDR+arm2为方便测试，添加UART测试模块，结构图如图3创建vivado工程4创建IP（1）单击IPINTEGRATOR——CreateBlockDesign，输入system
硬是要得·2023-04-02 19:27

复旦微ZYNQ7020全国产替代方案设计

使用这类芯片几乎都需要配套DDR3，一片DDR3的价格大概在一百元，这还是进口的价格，国产的更贵；只要
深圳信迈科技DSP+ARM+FPGA·2023-04-02 18:47

Xinlinx zynq7020国产替代 FMQL20S400 全国产化 ARM 核心板+扩展板

核心板上布了DDR3SDRAM、EMMC、SPIFLASH、以太网PHY芯片等。通
F_white·2023-04-02 12:52

Xilinx UltraScale+ MPSOC（ZU9EG/ZU15EG）高性能 PCIe 数据预处理板

PS端外挂1组72位DDR4SDRAM大容量缓存，PL端外挂2组32位的
F_white·2023-04-02 12:51
上一页 12 13 14 15 16 17 18 19 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他