ddr

有这一篇就够了，带你理解嵌入式内存各种概念

各位做嵌入式开发的小伙伴有没有这种困扰，每当开会讨论开发板性能，各种参数配置，领导们侃侃而谈的rom、ram、ddr、nand-flash等一系列装X单词…到底是些什么东西，你都了解吗，赶紧来熟悉一波吧内存什么是内存
启希·2023-10-03 12:03

嵌入式学习笔记（42）SD卡的编程接口

8.3.2SD协议与SPI协议(1)SD卡与SRAM/DDR/SROM之类的东西的不同：SRAM/DDR/SROM之类的存储芯片是总线式的，只要连接上初始化好之后就可以由SoC直接以地址方式来访问，但是
嵌入式开发白菜·2023-10-03 11:12

正点原子嵌入式linux驱动开发——TF-A移植

但是当我们实际做产品时，硬件平台肯定会和ST官方的有区别，比如DDR容量会改变，自己的硬件没有使用到官方EVK开发板所使用的PMIC芯片等等。
努力自学的小夏·2023-10-02 20:26

S5PV210裸机(一)：裸机基础，arm指令，210启动刷机

Soc与cpuSoc是cpu与其他外设的集合即SoCcpu+DDR+flash+utral+......地址总线与数据总线cpu通过地址总线寻址即传输DDR或flash等地址,通过数据总线与外设进行数据交换即传输
菜_小_白·2023-10-02 14:08

【DRAM存储器七】SDRAM介绍-part1

PCSDRAMspecification》目录SDRAM芯片引脚与封装SDRAM芯片框图初代SDRAM是后面升级的各代DDRSDRAM的基础，基本架构和操作逻辑是相通的，先从SDRAM的学习入手，对后面各代DDR
highman110·2023-09-30 00:32

不是所有DDR3都可以用FLY_BY拓扑

前不久小A设计了一块单板，单板很简单，上面有一个主控芯片拖着2片DDR3颗粒，客户也没有任何要求，就说按照常规布线即可。
湮雨塵飛·2023-09-29 06:36

ZYNQ PS-PL数据交互方式总结（好文）

之间交互2，通过AXI-StreamFIFO完成PS和PL部分的数据交互3，通过EMIF进行PS与PL间数据交互四，AXIDMA：PS通过AXI-lite向AXIDMA发送指令，AXIDMA通过HP通路和DDR
一个早起的程序员·2023-09-29 05:03

2.1.4 电子海图系统解析及开发 海图解析 -- 数据集内部结构 头标区

ISO/IEC8211是一个以文件为基础的交换格式，该格式包含一个＂数据描述记录（DataDescriptiveRecord[DDR]）＂和若干个＂数据记录（DataRecord[DR]）＂。
EkinWu·2023-09-28 18:01

Python的类 （方法、调用、自动调用、构造器、析构、继承）

例子一：类里只有一个函数classSingleOne():#定义一个类名,开头字母都要大写ddr='我是ddr的值！！'#类数据属性ddr2='我是ddr2的值！！'
single仔·2023-09-28 11:02

MT41K128M16JT DDR3寻址

MT41K128M16JT该DDR3共有27bit地址，分别如下：因为DDR3控制器IP与DDR3的数据端口是128bit，而ddr3的物理宽度是16bit，所以ddr3写一次地址增加3。
I am a FPGAer·2023-09-27 16:06

哟！Miss康的教学单词游戏库11

最早的跳舞机英文名为DanceDanceRevolution，直译为舞蹈革命，简称DDR。这是一种音乐节奏类型的游戏，是用玩家的双脚来完成游戏。这么好玩的游戏当然可以运用在课堂上了哦！
悬崖上的金鱼_7c53·2023-09-27 10:10

VME-7807RC-414001 350-93007807-414001 VMIVME-017807-411001 VMIVME-017807-414001

它们还支持新的DDR5内存标准，以获得更多内存带宽，处理额外的工作负载，如机器过程控制和计算，或高达4KUHD分辨率的三路视频输出。嵌入式系统
ZZFY15959496601·2023-09-27 08:13

NXP官方Linux内核编译

即DDR，例如，恩智浦官方所使用的开发
凌肖战·2023-09-27 05:35

迅为龙芯2K1000核心板国产Linux工业板卡适用于工控电力能源行业方案

龙芯2k1000采用40nm工艺，片内集成2个GS264处理器核，主频1GHz，64位DDR3控制器，以及各种系统IO接口。
迅为电子·2023-09-26 23:43

I-Cache 和 D-Cache

定义ICache和DCache是一种内存，虽然目前接触了好几种内存，寄存器，DDR等，它们在物理上的工作原理虽然不同，但是访问属性却很像。
痞子IT·2023-09-25 14:00

【PCIE702-1】基于Kintex UltraScale系列FPGA的高性能PCIe总线数据预处理载板

板卡具有1个FMC+（HPC）接口，1路PCIex8主机接口，板载2组独立的72位DDR4SDRAM大容量缓存。
北京青翼科技·2023-09-25 14:15

DIY主机，到底是买零件组装还是成品DIY？

我买主机看了三个月，主板、显卡、cpu、内存、硬盘、散热、电源、机箱壳子，我从不懂看到懂，我从cpu、显卡的各个型号对比，到内存ddr4、ddr3的区别，再m.2、固态、机械硬盘（蓝盘、黑盘、红盘）的区分
北京大学柯锴·2023-09-25 10:29

DDR模块电路的PCB设计建议

DDR电路简介RK3588DDR控制器接口支持JEDECSDRAM标准接口，原理电路16位数据信号如图8-1所示，地址、控制信号如图8-2所示，电源信号如图8-3所示。
凡亿教育·2023-09-25 08:02

腾讯云标准型S3服务器配置性能使用场景及选择注意事项

腾讯云服务器标准型S3实例CPU采用2.5GHz主频IntelXeonSkylake6133处理器，搭配DDR4内存，最高内网带宽可支持10Gbps，腾讯云百科网来详细说下腾讯云标准型S3服务器性能参数
jiayou2017·2023-09-24 14:58

嵌入式---＞ICache DCache

概念介绍整个系统中，CPU的供应链由：寄存器+cache+DDR+硬盘/flash四阶组成Cache它是一种内存，虽然目前接触了好几种内存，寄存器，DDR等，它们在物理上的工作原理虽然不同，但是访问属性却很像
arize·2023-09-24 09:53

linux挂载rk芯片emmc分区,firefly-rk3288 emmc分区挂载失败

buildroot固件http://wiki.t-firefly.com/zh_CN/...ldroot_compile.html前6个分区不能挂载DDRVersion1.0820190523InChannela:DDR3400MHzBusWidth
weixin_39585886·2023-09-23 22:27

基于复旦微的FMQL45T900全国产化ARM开发开发套件（核心板+底板）

核心板上分布了DDR3SDRAM、EMMC、SPIFLASH、
北京青翼科技·2023-09-23 05:22

基于复旦微的FMQL45T900全国产化ARM核心模块（100%国产化）

核心板上分布了DDR3SDRAM、EMMC、SPIFLASH、以太网PHY芯片等。通
北京青翼科技·2023-09-23 05:50

基于Kintex UltraScale系列FPGA KU060/KU115高性能PCIe数据预处理载板（5GByte/s带宽）

板载2组独立的72位DDR4SDRAM大容量缓存。该板卡通过搭载不同的FM
北京青翼科技·2023-09-21 16:41

高速电路板和低速电路板如何界定标准与几点区别

一、高速电路板和低速电路板的概念高速电路板是指在高频率、高速率下工作的电路板，如DDR3、DDR4、PCIE等常见应用。而低速电
StruggleFSTIL·2023-09-21 16:57

以太网ARP测试实验

PLL时钟对eth_rxc的输入时钟进行相位调整；GMIITORGMI模块负责将双沿(DDR)数据和单沿(SDR)数据之间的转换；ARP顶层模块实现了以太网ARP数据包的接收、发送以及CRC校验的功能；
STATEABC·2023-09-21 14:03

计算机存储 和 零拷贝

1读写速度DDR450G/S>DDR310G/S>SSD300M/S>HDD100M/S2内存映射物理内存->物理内存地址->虚拟内存地址->MMU(MemoryManagementUnit)inCPU3
行者游学·2023-09-21 10:03

dram基础和6q的ddr校验，压力测试

RAM有两大类，一种称为SRAM，SRAM速度非常快，是目前读写最快的存储设备了，但是它也非常昂贵，所以只在要求很苛刻的地方使用，譬如CPU的一级缓冲，二级缓冲。另一种称为DRAM，DRAM保留数据的时间很短，速度也比SRAM慢，不过它还是比任何的ROM都要快，但从价格上来说DRAM相比SRAM要便宜很多，计算机内存就是DRAM的。DRAM（DynamicRAM）要不断刷新以保持数据，存取速度相对
google_lover·2023-09-21 07:35

华硕ASUS FX502VM电脑 Hackintosh 黑苹果efi引导文件

硬件型号驱动情况主板ASUSFX502VM处理器i77700HQ已驱动内存32GB(金士顿DDR43600MHz8GBx4)已驱动硬盘金士顿OM8PCP3512F-AI1(512GB/固态硬盘)已驱动显卡
黑果魏叔·2023-09-21 06:38

[EFI]华硕 Asus VivoBook S510UA 电脑 Hackintosh 黑苹果efi引导文件

硬件型号（此文章资源下载请前往黑果魏叔官网下载）驱动情况主板AsusVivoBookS510UABQ514T处理器IntelCorei5-8250UKabyLakeR8thGen.i5已驱动内存8GB(三星DDR42400MHz8GB
黑果魏叔·2023-09-21 06:34

【x3m】 ddr稳定性测试

DDR压力测试方案：测试项测试类别环境温度测试时长DDR常温压力测试25度48HDDR高温压力测试60度48HDDR低温压力测试-25度48H测试环境DUT压力程序ITEM版本号/设备编号适用测试项测试脚本
ldinvicible·2023-09-19 14:54

汽车电子技术栈

浅谈电动汽车ISO-14229UDS诊断协议-知乎ISO15756(CAN总线的汽车诊断协议UDS)基于CAN总线的汽车诊断协议UDS(网络层ISO15765)-bluetooth蓝牙技术2）AP(SOC)DDR
ChampionDragon·2023-09-19 12:50

电路原理图字母缩写表示什么？

例如一根SPI总线可以挂载多个设备，DDR总线上也会挂载多颗DDR内存芯片，此时就需要CS来控制把数据发给哪个设备
宇凡微·2023-09-18 16:51

单片机之瑞萨RL78 IO输入输出的例子

include"rl78g1d.h"#defineINPUT_PINP00#defineOUTPUT_PINP01voidmain(void){//初始化输入输出引脚PORT0=0x00;//所有引脚设置为低电平DDR0
付宇利·2023-09-17 15:34

FPGA通过MIG IP读写DDR3

一.简介本期将接收如何驱动DDR3存储器，当然不会像SDRAM那样，自己手写驱动；而是借助Vivado提供的MIGIP来完成这项工作。
FPGA之旅·2023-09-17 12:47

verilog秒表计时器

秒表指示的时间由nexys4DDR开发板的8个数码管显示，从左到右数码管的前两个显示小时（范围0-24），第3-4个数码管显示分（范围0-59，计数到60，向小时位进1），第5-6个数码管显示秒（范围0
QQ_778132974·2023-09-17 07:56

Linux内核源码分析 (B.x)Linux物理内存的初始化

Linux内核源码分析(B.x)Linux物理内存的初始化文章目录Linux内核源码分析(B.x)Linux物理内存的初始化一、DDR简介二、内存节点三、内存管理区域ZONE四、structzone五、
Elec Liu·2023-09-17 01:09

【DRAM存储器四】DRAM存储器的架构演进-part1

highman110作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容参考书籍：《MemorySystems-Cache,DRAM,Disk》上篇文章我们分析了DRAM存储器的基本原理和现代DDR4
highman110·2023-09-16 17:52

自顶而下设计FPGA

然而更普遍的情况，FPGA只是用作实时数据采集控制、某些快速处理算法、PCIe\DDR3等高速数据通道，甚至某些简单的胶合逻辑等，FPGA开发工程师基本不会接触到门级和晶体管级。
weixin_30414635·2023-09-16 17:36

黑苹果安装：opencore 0.7.0 macOS Big Sur11.2.1 遇到的问题

我的配置处理器英特尔[email protected]六核主板技嘉B360MAORUSPRO小雕主板(B360芯片组)内存8GB(金士顿DDR42400MHz)+8GB(威刚DDR42400MHZ
静守幸福·2023-09-16 13:27

Xilinx FPGA管脚约束语法规则（UCF和XDC文件）

ISE使用UCF文件格式，Vivado使用XDC文件，Vivado中的MIG_DDR管脚也是使用的UCF文件。
whik1194·2023-09-16 08:50

FPGA----VCU128的DDR4无法使用问题（全网唯一）

1、在Vivado2019.1版本中使用DDR4的IP核会遇到如下图所示的错误，即便过了implementation生成了bit，DDR4也无法正常启动。
发光的沙子·2023-09-16 08:18

【infiniband】SDR、DDR、QDR、FDR、EDR、HDR、NDR

DDR（DoubleDataRate）：双倍数据率，即16Gb/s。QDR（QuadDataRate）：四倍数据率，即32Gb/s。
一尘之中·2023-09-16 01:06

618-基于FMC+的XCVU3P高性能 PCIe 载板 设计原理图

板载2组64bit的DDR4SDRAM，支持IOX16或者JTAG口，支持PCIeX16ReV3.0以及FMC+扩展接口。
hexiaoyan827·2023-09-15 22:45

基于双XCKU060+双C6678 的双FMC接口40G光纤传输加速计算卡381

每片FPGA通过RapidIO总线连接一片TMS320C6678型号8核DSP；每片DSP芯片外挂1GB的DDR3SD
a7257825·2023-09-15 22:44

2路 QSFP，40G 光纤的数据实时采集（5GByte/s 带宽）板卡设计原理图 -PCIE732

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。
北京青翼科技·2023-09-15 22:44

祛斑用油建议

轻盈，乐活，DDR，乳香各3滴装入胶囊口服每天3次。温柔呵护，迷迭香，天竺葵，快乐鼠尾草，薰衣草，薄荷涂抹小腹部，每天2次，每次任选其中两种油即可椰子油打底，西洋蓍草，花样年华涂抹脸部。
豌豆的芳香小家·2023-09-15 15:39

什么是页缓存（Page Cache）（转载）

由于读写硬盘的速度比读写内存要慢很多（DDR4内存读写速度是机械硬盘500倍，是固态硬盘的200倍），所以为了避免每次读写文件时，都需要对硬盘进行读写操作，Linux内核使用页缓存（PageCache）
远近长安·2023-09-15 05:51

Linux（四）汇编基础知识、为什么要用汇编

为什么要学习汇编Cortex-A芯片一上电SP指针还没初始化，C环境还没准备好，所以肯定不能运行C代码，必须先用汇编语言设置好C环境，比如初始化DDR、设置SP指针等等，当汇编把C环境设置好了以后才可以运行
坛城·2023-09-14 15:38

系统移植---uboot

CPU内部IROM存储的启动程序，根据拨码开关识别启动方式，假设从SD卡启动IROM中的程序作用是将SD卡中前面几k的程序搬到CPU的IRAM中执行，而这几k的程序的作用是继续搬之后的代码到外部的RAM(DDR3
hamster2553·2023-09-14 08:59
上一页 5 6 7 8 9 10 11 12 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他