fpga时序约束

VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信

板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。
hexiaoyan827·2024-02-20 08:53

CPU，GPU，ASIC和FPGA简介

在这个数字时代，了解CPU、GPU、ASIC和FPGA之间的区别对于优化整体性能至关重要。
audrey-luo·2024-02-20 05:17

DPU技术的进步：赋予未来创新力量

随着云计算和虚拟化技术的发展，网卡在功能和硬件结构方面也经历了四个阶段，即网卡、智能网卡、基于FPGA的DPU和DPUSoC网卡。
audrey-luo·2024-02-20 05:47

FPGA芯片定义及结构分析

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材ai芯片技术架构有哪些？AI芯片的技术架构可以根据其设计方式和特点进行分类。以下是几种常见的AI芯片技术架构：GPU（图形处理器）架构：GPU最初是用于图形渲染和游戏处理的，但由于其高度并行的特性，逐渐被应用于深度学习计算。GPU架构采用多个计算单元（CUDA核心）进行并行计算，能够高效地执行浮点运算和矩阵计算。NVIDIA的Tens
Hack电子·2024-02-20 00:43

手把手教你实现pynq-z2条形码识别

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。
雪天鱼·2024-02-19 23:55

【经验】STM32的一些细节

我的设计本意是：使用定时器T3以100us的周期来定时发送命令给FPGA。由于编码器出结果的最长时间为51us。因此，希望PWM中断要滞后于T3约60us。
梓德原·2024-02-19 20:50

FPGA中一些基本概念原理的区分

一、wire型变量与reg变量在Verilog中，wire和reg是两种不同类型的变量，它们有着不同的特性和用途1.1wire变量wire变量用于连接模块中的输入、输出以及内部信号线。它主要用于表示连续赋值的逻辑连接，类似于硬件电路中的导线。wire变量不能在always块或initial块中赋值，它们只能通过连续赋值“assign”语句连接到其他信号，1.2reg变量它主要用于表示时序逻辑中的寄
长安er·2024-02-19 19:37

AMD FPGA设计优化宝典笔记（5）低频全局复位与高扇出

亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。
徐丹FPGA之路·2024-02-19 19:36

平时积累的FPGA知识点（11）

平时在FPGA群聊等积累的FPGA知识点，第11期：51可以把dcp文件封装到自己ip里吗？解释：不可以52fifo的异步复位要做异步复位同步释放吗？
徐丹FPGA之路·2024-02-19 19:06

平时积累的FPGA知识点（6）

平时在FPGA群聊等积累的FPGA知识点，第六期：1万兆网接口，发三十万包，会出现掉几包的情况，为什么？原因：没做时钟约束，万兆网接口的实现，本质上都是高速serdes，用IP的话，IP会自带约束。
徐丹FPGA之路·2024-02-19 19:05

平时积累的FPGA知识点（8）

平时在FPGA群聊等积累的FPGA知识点，第八期：21FFTIP核有遇到过FFTIP核测量频率不准确的问题吗？大部分情况下都是准的，偶尔偏差比较大，IP核输入的数据用matlab计算出的频率是对的。
徐丹FPGA之路·2024-02-19 19:05

平时积累的FPGA知识点（9）

平时在FPGA群聊等积累的FPGA知识点，第9期：31ldpc的license是什么？
徐丹FPGA之路·2024-02-19 19:05

基于飞腾ARM+FPGA国产化计算模块联合解决方案

联合解决方案概述随着特殊领域电子信息系统对自主创新需求的日益提升，需不断开展国产抗恶劣环境计算整机及模块产品的研制和升级。特殊领域电子信息系统的自主创新，是指依靠自身技术手段和安全机制，实现信息系统从硬件到软件的自主研发设计、生产、升级、维护的全程可控，其中特殊领域抗恶劣环境计算模块产品的自主创新是其中的重要组成部分。抗恶劣环境计算模块产品的自主研制，不仅要求处理器子系统的自主创新，还要求外围接口
深圳信迈科技DSP+ARM+FPGA·2024-02-19 19:34

FPGA转行ISP的探索之一：行业概览

ISP的行业位置最近看到一个分析，说FPGA的从业者将来转向ISP（ImageSignalProcess图像信号处理）是个不错的选择，可以适应智能汽车、AI等领域。
徐丹FPGA之路·2024-02-19 19:32

FPGA转行ISP的探索之二：技术路线和概念

ISP领域的概念1相机方面的概念1）DENOISE，图像去噪图像噪声按噪声与信号的关系可分为加性噪声和乘性噪声；按照产生原因可分为外部噪声和内部噪声；按照统计特性可分为平稳噪声和非平稳噪声；平稳噪声基于统计后的概率密度函数又可以分为：高斯噪声、泊松噪声、脉冲噪声、瑞利噪声。图像去噪的算法一般是滤波，比如空域滤波，变换域滤波，机器学习方法等，经常是用OpenCV的代码来写。2）CONTRAST，对比
徐丹FPGA之路·2024-02-19 19:32

基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1ECG信号的特点与噪声4.2FPGA在ECG信号处理中的应用4.3ECG信号滤波原理4.4心率计算原理4.5FPGA在
简简单单做算法·2024-02-19 19:07

fpga与lvds

低压差分信号LVDS(LowVoltageDifferentialSigna1)是由ANSI／TIA／EIA-644—1995定义的用于高速数据传输的物理层接口标准。它具有超高速(1．4Gb／s)、低功耗及低电磁辐射的特性，是在铜介质上实现千兆位级高速通信的优选方案；可用于服务器、可堆垒集线器、无线基站、ATM交换机及高分辨率显示等等，也可用于通用通信系统的设计。BLVDS(BusLVDS)是LV
fpga和matlab·2024-02-19 13:37

Xilinx fpga实现LVDS高速ADC接口

FPGA的selecteIO非常强大，支持各种IO接口标准，电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。
Hack电子·2024-02-19 13:05

LVDS高速ADC接口， xilinx FPGA实现

FPGA的selecteIO非常强大，支持各种IO接口标准，电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。
Hack电子·2024-02-19 13:05

FPGA 高速接口（LVDS）

目前FPGA开发板资料中涉及LVDS通信的方案并不多，但是LVDS实际上有大量的应用，特别是在高速ADC,高分辨率摄像头，液晶屏显示技术等应用领域。所以掌握
LEEE@FPGA·2024-02-19 13:01

通过eeprom验证FPGA实现的单字节/页读写IIC接口时序

1、概括  前文设计基于FPGA的IIC接口模块，本文将使用eeprom来验证该模块的设计。
电路_fpga·2024-02-19 10:00

FPGA中的模块调用与例化

半加器模块2.2全加器模块三、参数定义关键词与整数型寄存器3.1参数定义关键词parameter3.2局部参数定义关键词localparam3.3整数型寄存器integer四、总结一、模块调用与实例化在FPGA
长安er·2024-02-19 10:45

FPGA之移位寄存器

SLICEM中的LUT可以配置为32位移位寄存器,而无需使用slice中可用的触发器。以这种方式使用,每个LUT可以将串行数据延迟1到32个时钟周期。移入D（DI1LUT引脚）和移出Q31（MC31LUT引脚）线路将LUT级联，以形成更大的移位寄存器。因此，SLICEM中的四个LUT被级联以产生高达128个时钟周期的延迟。32位移位寄存器调用原语：SRLC32E#（.INIT(32h0000000
行者..................·2024-02-19 10:12

06 分频器设计

分频器简介实现分频一般有两种方法，一种方法是直接使用PLL进行分频，比如在FPGA或者ASIC设计中，都可以直接使用PLL进行分频。
lf282481431·2024-02-19 10:41

FPGA行业会议与展会的调研

调研FPGA的行业、产业的会议、展会、峰会、论坛等，针对全行业的、规模大的比较少，只有一个是FPGA生态峰会，它属于深圳国际电子展（ELEXCON）2022下面的一个论坛：“嵌入式与AIoT产业论坛”之下的
徐丹FPGA之路·2024-02-19 10:07

【PCIE709-F】基于复旦微JFM7VX690T80 FPGA的全国产化8通道光纤双FMC接口数据处理平台

板卡概述PCIE709-F是一款基于上海复旦微电子的28nm7系列FPGAJFM7VX690T80的全国产化8通道光纤双FMC接口数据预处理平台，该板卡采用复旦微的高性能7系列FPGA作为实时处理器，实现
北京青翼科技·2024-02-19 10:05

FPGA图像算法实现——Canny边缘检测

1Canny边缘检测原理概述相关博文：https://www.cnblogs.com/techyan1990/p/7291771.htmlhttps://www.cnblogs.com/mmmmc/p/10524640.htmlhttps://www.cnblogs.com/sdu20112013/p/11614059.htmlhttps://blog.csdn.net/weixin_406478
MmikerR·2024-02-19 10:32

基于FPGA的Bayer转RGB算法实现

1概述Bayer转RGB在图像处理中被称为去马赛克（Demosaic），是机器视觉ISP流程中的一个基础且重要的算法，主要完成彩色图像传感器原始的Bayer格式图像到RGB格式图像的转换。关于Bayer图像的相关概念和知识，本文不作介绍。常见知识点以及各种Bayer转RGB算法的介绍网上有很多博文可以参考学习：https://www.cnblogs.com/qiqibaby/p/5267566.h
MmikerR·2024-02-19 10:32

2维离散余弦变换（DCT）FPGA快速实现方法

在FPGA实现中，都是采用拆成2个一维DCT的方式进行计算。因此，2维DCT便拆分为2次行、列方向的一维DCT变换，在FPGA中只需要实现1维DCT变换，然后复用2次即可。
MmikerR·2024-02-19 10:01

FPGA图像算法实现——卷积、窗口运算之滑动窗口模块设计

这些基于图像滑动窗口的运算非常适合在FPGA中进行流水线实时高效处理，也是FPGA图像算法实现的一个热点。其中，最基础的工作就是在FPGA中设计一个滑动窗口模块。
MmikerR·2024-02-19 10:01

白话微机：8.解释FPGA以及一些考研面试问题

一.前言（更新世界观）在“微机世界”，普通的城市(单片机)里，人又有一个别的名字叫做“数据”，人有0有1；人们也有住房，这些住房在这个世界叫做“存储器”；地上有路，这些路叫做“数据总线”,交通系统则统称为总线；这里也有行政部门，比如公安局之类的，又有个名字叫“寄存器”；有中央政府，政府又叫做“中央处理器(CPU)”，这里也会发生的一些自然灾害(内部中断)和人为活动(外部中断)，I/O接口是城市(单
nnerddboy·2024-02-19 10:55

激光条纹中心线提取算法FPGA实现方案

1概述激光条纹中心线提取是3D线激光测量领域一个较为基础且重要的算法。目前，激光条纹中心线提取已有多种成熟的算法，有很多相关的博客和论文。激光条纹中心线提取的真实意义在于工程化和产品化的实际应用，而很多算法目前只能用于学术研究或理论实验，无法在应用端或产品端商用化落地。常见的中心线提取算法有：边缘法中心法阈值法形态学细化法极值法灰度重心法曲线拟合法Steger算法上述这些算法中只有灰度重心法，曲线
MmikerR·2024-02-19 10:18

FPGA_简单工程_拨码开关

一框图二波形图三代码3.1工程代码modulebomakiaguan(input[15:0]switch,//输入16路拨码开关outputreg[15:0]led//输出16个LED灯);always@(switch)beginled<=switch;//将拨码开关的值直接赋给LED灯end//将拨码开关的值直接赋给LED灯endmodule3.2仿真代码modulebomakiaguan_tb
哈呀_fpga·2024-02-15 10:24

Altium Designer 软件介绍

AltiumDesigner是业界首例将设计流程、集成化PCB设计、可编程器件（如FPGA）设计和基于处理器设计的嵌入式软件开发功能整合在一起的产
Kilento·2024-02-15 08:27

嵌牛2

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88675808【嵌牛导读】定时器使用示例【
李泽浩·2024-02-15 08:23

m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件

目录1.算法仿真效果2.算法涉及理论知识概要2.1卷积码编码2.2RS码编码2.3级联编码2.4解码过程3.Verilog核心程序4.完整算法代码文件获得1.算法仿真效果Vivado2019.2仿真结果如下：2.算法涉及理论知识概要级联码是一种通过将两种或多种纠错码结合使用来提高纠错能力的编码方案。在RS+卷积级联编码中，通常首先使用卷积码对原始数据进行编码，以增加冗余并提供一定的纠错能力。然后，
我爱C编程·2024-02-15 04:40

CRC校验 - 基于FPGA的实现

CRC校验-基于FPGA的实现0背景CRC即循环冗余校验：常用于数据通信领域中，通常由发送端添加校验码于单帧数据的尾部，并由接受方进行提取和校验该帧数据传输是否正确。
CAOXUN_FPGA·2024-02-14 15:25

AMD FPGA设计优化宝典笔记（4）复位桥

高亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。
徐丹FPGA之路·2024-02-14 07:06

AMD FPGA设计优化宝典笔记（3）控制集

控制集1控制集的个数要求控制集controlset：因为7系列FPGA，一个slice只能有一种控制集（触发器的使用方式比如有复位/有时钟使能等等），多了就会分布到不同的slice里，所以代码尽量统一触发器的控制集使用方式
徐丹FPGA之路·2024-02-14 07:36

【INTEL（ALTERA）】为什么 PCI Express 的 P-tile Avalon Streaming FPGA IP 显示 RDC-50002 警告？

说明由于英特尔®Quartus®PrimeProEdition软件版本21.4及更高版本存在一个问题，您可能会看到PCIExpress*的P-tileAvalon®流式传输英特尔®FPGAIP违反以下设计助手规则
神仙约架·2024-02-13 22:58

【INTEL（ALTERA）】为什么altera FPGA主板测试系统报告power的电流读数高

说明您可能会观察到alteraFPGA主板测试系统中电源实用程序显示的高电流值，这与直接连接到电源寄存器时测量的值不同。
神仙约架·2024-02-13 22:27

基于嵌入式linux开发的“2048”游戏综合设计

学号：17020110019姓名：高少魁【嵌牛导读】本设计将之前提到的在FPGA开发平台上设计的游戏2048移植到了嵌入式开发平台上，利用基于qemu开源软件的虚拟mini2440开发板，使用Framebuffer
Clearlovekui9·2024-02-13 18:29

全定制FPGA硬件电路设计实现最大公约数求取算法（Quartus II）

设计原理及结构方案四、电路设计描述1.32位D触发器2.32位多路选择器3.32位减法器4.32位求余电路5.GCDOUT信号产生电路6.DONE_L信号产生电路五、仿真激励设计方案及电路仿真结构六、设计总结当前，FPGA
2402_82964571林·2024-02-13 17:41

《FPGA至简设计原理与应用》学习笔记2 —— FPGA至简设计原理

课程资源视频：https://www.bilibili.com/video/BV14K4y1u7kH/资料：https://www.aliyundrive.com/s/E9H7Mc5hqhu第1章高效编辑器GVIMGVIM官方的四种操作模式命令模式插入模式可视模式正常模式本课程至简设计法将GVIM分为三种模式：命令模式：只能看代码和发出命令，不能进行文本编辑编辑模式：文本编辑列操作模式：对多行的某
|惜取少年时·2024-02-13 15:06

AMD FPGA设计优化宝典笔记（1）触发器

高亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。
徐丹FPGA之路·2024-02-13 09:13

AMD FPGA设计优化宝典笔记（2）亚稳态

一亚稳态亚稳态的产生是由于寄存器采样不满足建立时间或保持时间要求导致的，亚稳态的产生是无法避免的，我们能做的只是想办法降低其发生的频率。在跨时钟域设计中，由于时钟域存在跨域，如果不采取手段，则会有很大概率会引入亚稳态。今天看了亚稳态这一章，感觉印象最深刻的是，它对应的是异步的处理，也就是发送的寄存器的时钟是一个，接收寄存器的时钟是另外一个。1单bit的信号如果是一个单比特的信号，那么可以通过让接收
徐丹FPGA之路·2024-02-13 08:12

FPGA_工程_基于rom的vga显示

一框图二代码修改moduleDisplay#(parameterH_DISP=1280,parameterV_DISP=1024,parameterH_lcd=12'd150,parameterV_lcd=12'd150,parameterLCD_SIZE=15'd10_000)(inputwireclk,inputwirerst_n,inputwire[11:0]lcd_xpos,//lcdho
哈呀_fpga·2024-02-12 18:44

vivado中关于mark_debug综合被优化的问题

vivado中关于mark_debug综合被优化的问题最近项目中到了FPGA验证阶段，使用vivado2010版本百度各种方法去探测想要debug的信号，一些简单的信号，直接在netlist中标记即可，
weixin_37639451·2024-02-12 16:10

AD9689 input clock not detect

网址如下：AD9689inputclocknotdetect-Q&A-High-SpeedADCs-EngineerZone(analog.com)OurFPGAboardhastwoAD9689，oneworksok
jjzw1990·2024-02-12 16:39

JESD204B接口调试记录3 - 总结

六、FPGA工程里JESD204IP如何设置？七、传输层如何解包？
jjzw1990·2024-02-12 16:09
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他