fpga算法设计

fpga的设计流程【科普】

一般来说，完整的FPGA设计流程包括电路设计与输入、功能仿真、综合优化、综合后仿真、布局布线、布局布线后仿真、板级验证与加载配置调试等主要步骤。
宸极FPGA_IC·2024-01-11 11:56

国产FPGA厂商有哪些？

FPGA，万能芯片！以其强大的并行计算能力、功能灵活可定制等优点，被广泛应用于通信、医疗、电力、军工等高速、大数据的领域，以及IC和ASIC设计原型验证系统等。
宸极FPGA_IC·2024-01-11 11:56

fpga目前就业形势咋样?

FPGA今年各厂给本科生的薪资大概是15-30K，研究生是20-40K，平均薪资在25k左右，当然具体薪资还要看去哪个公司，哪个城市，以及个人的学校、专业、能力水平、及包括面试时的表现，运气等，这些都会导致开出的薪资差比较大
宸极FPGA_IC·2024-01-11 11:24

2021-2022年度第三届全国大学生算法设计与编程挑战赛 （夏季赛）个人题解

目录前言一Poly1.题目2.思路3.代码二Preview1.题目2.思路3.代码三String1.题目2.思路3.代码四Travel1.题目2.思路3.代码五大富翁1.题目2.思路3.代码六真假英雄1.题目2.思路3.代码前言最近也那halo做了个个人博客，欢迎小伙伴来玩，虽然现在内容较少，但以后会多的（保证不咕咕咕，我逃）博客地址一Poly1.题目2.思路首先明确一点坐标点都是整数点且周长为整
ζั͡ޓއއއ坏尐絯·2024-01-11 11:52

EBAZ4205矿渣板zynq无法加载固件

1.故障现象：板子上电后无法加载固件，FPGAconfig_done指示灯不亮，JTAG可以扫描到PL和PS。
bifudoph·2024-01-11 10:11

矿渣板EBAZ4205上电后能够启动固件，JTAG无法扫描到PL和PS

1.故障现象板子上电后，fpga的configdone灯点亮，固件可以正常启动。但是使用JTAG无法在VIVADO中扫描到ZYNQ的PL和PS。
bifudoph·2024-01-11 10:11

FPGA设计Verilog基础之数据类型的作用和特点、常量和变量的代码示例详解

注意：后续技术分享，第一时间更新，以及更多更及时的技术资讯和学习技术资料，将在公众号CTOPlus发布，请关注公众号：CTOPlus在Verilog中，有多种数据类型可供使用，包括位向量类型、整数类型、实数类型、布尔型、时间类型和字符串类型等。下面详细介绍Verilog的所有数据类型、常量和变量的定义和使用方法。整型和实型用于表示数字，布尔型用于表示逻辑值。向量型用于表示多位数据，例如：reg[7
SteveRocket·2024-01-11 08:30

pcie应用记录 - pcie中断

项目场景：（1）fpga与国产龙芯3A3000cpu主板通过pcie总线进行通信；（2）主板采用rework国产实时嵌入式操作系统，fpga部分为xlinxa7系列及xilinx7xpcieip核；（3
zzyde2021·2024-01-11 08:30

pynq？启动！ pynq开发板连接宿主机+初始配置

前言：pynq架构介绍“用FPGA写了个外挂，被暴雪认定是非法第三方程序用的PYNQ+STM32，PYNQ负责从HDMI截图并用OpenCV算法找到目标，并把坐标发给STM32。
物质波波波·2024-01-11 08:29

基于FPGA的aes-128工程文件

前篇的aes-128实现文章的top层文件存在一点小BUG，下面的工程是优化后，而且包含了modelsim仿真文件，直接在modelsim上do该目录tb文件下的time_aes_top.do，即可仿真。下载链接：https://download.csdn.net/download/wyong0306/88398164
wyong0306·2024-01-11 08:28

基于intel(altera)FPGA OV5640摄像头 图像采集系统（完整代码）

此项目一共分为摄像头配置模块，图像采集模块，异步FIFO控制模块，SDRAM控制模块，SDRAM端口模块，VGA显示模块。摄像头配置模块直接采用IIC接口对摄像头进行配置：模块分化：IIC端口模块，IIC控制模块，和LUT查找表模块；配置图像像素输出为1280*720摄像头配置参数//涉嫌头参数配置-LUT模块modulelut_da(inputclk,inputrst_n,inputredy,/
wyong0306·2024-01-11 08:58

基于FPGA的密码锁

1.设计原理及要求基于FPGA实现的数字密码锁设计中，主要包括4大部分：FPGA器件、密码存储、译码电路、报警电路。
夜幕下的灯火·2024-01-11 08:56

一种OFDM调制解调器的FPGA实现

正交频分复用(OFDM)技术由于可以在提高数据传输速率的同时有效地对抗符号间干扰(ISI)，被广泛认为是高速数字传输的首选调制技术。目前OFDM已是欧洲数字音频／视频广播(DAB／DVB)、IEEE802．1la无线局域网(WLAN)的核心调制技术，而且有望成为3Gbeyond/4G的关键技术。在OFDM逐渐成熟的今天，如何降低通信系统的成本，使之能广泛的应用于数据传输系统当中，也成为OFDM研究
xl@666·2024-01-11 08:55

基于 Xilinx UltraScale 系列 PCIe 3.0 硬核的 NVMe IP 核

产品特点1.纯FPGA逻辑实现，物理层使用XilinxUltraScale系列PCIe核，基于自研高性能存储板卡（KU060芯片、**PCIe3.0X4接口**、三星970PCIeSSD）开发并充分验证
三角芯科技·2024-01-11 08:51

第一章、正交频分复用系统的基本原理-基于XILINX FPGA的OFDM通信系统基带设计

在信息时代的今天,通信技术在各种信息技术中起着支撑作用。人类社会对通信的需求越来越高,希望能够更加方便快捷地获取信息和进行沟通。因此,世界各国都在致力于现代通信技术的研究与开发和现代通信网的建设。而无线通信以其独特的便利性更是得到了人们的格外青睐。特别是在过去的十余年时间里,在数字信号处理、射频电路制造技术和半导体技术的推动下,无线通信获得了巨大的发展,便携移动设备变得更小、更便宜、更可靠。毫无疑
BinaryStarXin·2024-01-11 08:49

xilinx FPGA 乘法器ip核（multipler）的使用（VHDL&Vivado）

一、创建除法ip核可以选择两个变量数相乘，也可以选择一个变量输入数据和一个常数相乘可以选择mult（dsp资源）或者lut（fpga资源）可以选择速度优先或者面积优先可以自己选择输出位宽还有时钟使能和复位功能二
坚持每天写程序·2024-01-11 08:49

FPGA课程设计--电子门锁的设计

0前言  这是一个关于FPGA的课程设计【只是一个简单的课程设计，并没有涉及很深的FPGA技术知识】，实物测试结果可以参考FPGA课程设计-电子门锁  视频中使用的板子是睿智助学的开发板，芯片型号为EP4CE6E22C8
quote6·2024-01-11 08:48

基于FPGA的数字密码锁电路设计（含程序）

录题目设计思路代码设计题目（1）4个按键分别设置4位数码管上的显示数字，当按键设置的数字与设置的4位密码一致时，蜂鸣器响，表示锁打开；（2）具备通过按键手动修改数字密码的功能；（3）具备按键消抖电路功能；（4）一定时间内无操作数字显示回到初始状态，数码管显示倒计时。设计思路我们可以用四个同bit位宽的寄存器把密码寄存起来，在按键时不断将现在按键的值与密码的寄存器对比，当所有对应位都相同时，蜂鸣器响
绯红姜梦·2024-01-11 08:16

IP使用心得-XDMA IP核使用

前言PCIe在FPGA的开发中可谓经常被用到，PCIeIP帮助开发者解决了协议层的事情，使对PCIe没有很多了解的的开发中也能开发，XDMA（DMA/BridgeSubsystemforPCIExpress
Bigbeea·2024-01-11 08:45

m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench

目录1.算法仿真效果2.算法涉及理论知识概要3.Verilog核心程序4.完整算法代码文件1.算法仿真效果其中Vivado2019.2仿真结果如下：2.算法涉及理论知识概要正交频分复用（OrthogonalFrequencyDivisionMultiplexing,OFDM）是一种多载波调制技术，其基本原理是将高速数据信号分成多个低速子载波，在每个子载波上调制数据，将所有子载波叠加在一起形成OFD
我爱C编程·2024-01-11 08:15

FPGA项目（8）——基于FPGA的电子密码锁设计

本次做的是基于FPGA的电子密码锁设计，先描述一下所实现的功能：该密码锁使用6位十进制密码，密码由开发板上的独立按键输入，有四个按键，一个按键控制系统开始启动，一个控制密码的自增，一个控制密码的自减，另一个用于确认密码输入
嵌入式小李·2024-01-11 08:14

Xilinx XDMA的PCIE通信

xdma_rw.exeh2c_0write0x0000000-b-fpc2fpga.bin-l4096sudo./dma_c2h.sh4096104sudo./dma_h2c.sh4096104
乾 乾·2024-01-11 08:14

【FPGA数学公式】使用FPGA实现常用数学公式

公式1：C=Z1/30由于在FPGA中进行的数据输入是串行的输入，我们需要做这么一个操作，即将输入的数据存入存储器中，然后每输入一个数据，按一个确定，说明数据已经输入，然后将数据存入存储器中，最后将输入的三十个数据从存储器中读取
fpga和matlab·2024-01-11 08:43

FPGA中AXI协议的理解及接口信号的中文描述

AXI协议AXI简介AXI4所采用的是一种READY，VALID握手通信机制，即主从模块进行数据通信前，先根据操作对各所用到的数据、地址通道进行握手。主要操作包括传输发送者A等到传输接受者B的READY信号后，A将数据与VALID信号同时发送给B，这是一种典型的握手机制。AXI总线支持burst传输。Burst传输（翻译成突发传输或者连续传输），指在同一行中相邻的存储单元可以连续传输的方式，只需要
Njustxiaobai·2024-01-11 08:12

Xilinx的JESD204B ip核的使用（以AD9154为例对寄存器参数进行计算）

JESD204B（pg066）JESD204B基础知识JESD204B时钟DeviceClock：设备时钟，不同的设备（DAC/ADC（采样时钟）和FPGA（glbclk））可以使用不同的速率的时钟，但是必须同源
Njustxiaobai·2024-01-11 08:42

FPGA低速接口SPI_I2C_UART的使用

SPISPI简介项目中时钟10MSPI通信有4种不同的模式，不同的从设备在出厂时被厂家配置为其中一种模式，模式是不允许用户修改的。主设备和从设备必须在同一模式下进行通信，否则数据会接收错误。SPI的通信模式是由CPOL（时钟极性）和CPHA（时钟相位）来决定的，四种通信模式如下：模式0：CPOL=0，CPHA=0；模式1：CPOL=0，CPHA=1；模式2：CPOL=1，CPHA=0；模式3：CP
Njustxiaobai·2024-01-11 08:42

FPGA驱动0.96寸OLED（SSD1306）

SSD1306驱动时序1、GDDRAM内部结构：（1）页寻址（2）水平寻址（3）垂直寻址2、初始化3、清屏4、发送数据三、子模块源码1、初始化2、清屏3、数据四、top源码五、仿真结果六、板级验证SPI主机写模式FPGA
LionelZhao·2024-01-11 08:10

[从零开始学习FPGA编程-12]： 快速入门篇 - 操作步骤3(功能仿真)-1-Mentor HDL仿真工具modelsim SE 10.4简介与安装

作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客本文网址：https://blog.csdn.net/HiWangWenBing/article/details/125029586目录前言：第1章Mentormodelsim简介
文火冰糖的硅基工坊·2024-01-11 08:10

基于FPGA的OFDM基带发射机的设计与实现

文章目录前言一、OFDM描述二、本系统的实现参照1.IEEE802.11a协议主要参数2.不同调制方式与速率3.IFFT映射关系4.IEEE802.11a物理层规范5.PPDU帧格式三、设计与实现1.扰码2.卷积编码与删余3.数据交织4.符号调制5.导频插入6.IFFT变换7.循环前缀&加窗8.训练序列生成9.发射主控MCU四、仿真1.modelsim仿真2.ILA在线测试结果附录Vivado工程
wyong0306·2024-01-11 08:38

Verilog实现FPGA平均值计算

Verilog实现FPGA平均值计算在数字电路设计中，计算平均值是一个非常基础的操作。本文将通过Verilog语言来实现在FPGA中计算一个数据流的平均值。
uote_e·2024-01-11 08:37

Openwifi 开源项目解读(一)

Openwifi是一个关于wifi系统的开源项目，是一个少有的优秀的关于wifi的开源项目，项目中包括了wifi的基带、lowmac、linux驱动等三部分，其中基带、lowmac部分是在FPGA中实现
cqcyst·2024-01-11 08:36

FPGA（基于xilinx）中PCIe介绍以及IP核XDMA的使用

Xilinx中PCIe简介以及IP核XDMA的使用例如：第一章PCIe简介以及IP核的使用文章目录Xilinx中PCIe简介以及IP核XDMA的使用一、PCIe总线概述1.PCIe总线架构2.PCIe不同版本的性能指标及带宽计算3.PCIe接口信号二、XDMA1.XDMA与其它PCIeIP的区别2.XDMA简介三、IP核例化BACIS标签页PCIeID标签页PCIe:BARs标签页PCIe:MIS
Njustxiaobai·2024-01-11 08:36

基于FPGA的电子密码锁设计论文（含视频代码仿真）

写在前面：本设计仅供学习参考，不保证正确，免费分享，恳请关注一下源码来自大佬:http://t.csdn.cn/Oxtcg稍作改动实物演示视频：基于FPGA的电子密码锁，VerilogHDL语言实现_哔哩哔哩
GP2·2024-01-11 08:06

算法设计与分析之计算复杂性理论

计算复杂性理论前言时间复杂度多项式时间复杂度拟多项式时间复杂度判定性问题判定性问题的分类P问题NP问题NPC问题概念NPC问题举例SAT问题划分问题NP-hard问题P=NP？总结前言我们在研究一个问题之前，首先得搞明白这个问题能不能解，如果能解，这个问题究竟有多难。而我们衡量一个问题有多难，则主要看该问题是否能够在多项式时间内可解。P问题、NP问题等名词的提出就是为了区分一个问题到底有多难。时间
liuzibujian·2024-01-11 07:32

中科院陈玉福算法设计与分析 动态规划矩阵连乘计算问题

题目描述：已知矩阵的大小为−1∗，计算123456。0=30，1=35，2=15，3=5，4=10，5=20，6=25，用动态规划算法计算，写出矩阵加括弧次序。第一次：划分两个子矩阵A1A230x35x15=15750A2A335x15x5=2625A3A415x5x10=750A4A55x10x20=1000A5A610x20x25=5000第二次：划分三个子矩阵A1A2A3：(A1(A2A3)
UCASXS·2024-01-11 05:13

【算法设计与分析】汇总

目录绪论分治法动态规划法贪心法回溯法分支限界法随机化算法绪论算法概述：算法是指解决问题的一种方法或过程。（由若干条指令组成的有穷序列）(1)输入有零个或多个由外部提供的量作为算法的输入。(2)输出:算法产生至少一个量作为输出。(3)确定性:组成算法的每条指令是清晰的，无歧义的。(4)有限性:算法中每条指令执行次数是有限的，执行每条指令的时间也是有限的。一个算法的复杂性的高低体现在运行该算法所需的计
萨曼塔·2024-01-11 03:40

岗位所处定位，岗位职责

电子产品所需岗位：pcb设计电路板,fpga，嵌入式，应用层（前后端，移动端）。
睿智闷骚男·2024-01-10 20:55

数据结构算法设计题汇总

五、算法设计题（本题10分）34.二叉排序树的类型定义如下：typedefstructBSTNode{∥二叉排序树的结点结构intdata;∥数据域structBSTNode*lchild,*rchild
林子soCool·2024-01-10 14:43

【数字图像处理】水平翻转、垂直翻转

本文主要介绍FPGA实现图像翻转的基本思路，以及使用紫光同创PGL22G开发板实现数字图像水平翻转、垂直翻转的过程。
洋洋Young·2024-01-10 13:11

【Verilog】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 13:09

007-可调脉冲数触发之FPGA实现（Zynq也可驱动，带启动停止及完成中断输出）

文章目录前言一、设计思路二、代码及仿真1.资源消耗2.具体代码3.仿真波形总结前言此代码是在做显微镜高速聚焦系统中自己写的步进电机电机驱动源码，为了达到最快的驱动速度，因此选用脉冲触发方式进行驱动。在电机驱动的过程中往往需要对脉冲进行使能，启动，配置好输出N个脉冲，设置电机转动的方向，发送脉冲的过程中发送急停信号，停止当前的脉冲输出以及脉冲输出完后反馈回来中断触发信号。经过实测代码能够满足步进电机
技术小董·2024-01-10 13:37

xilinix 7系列器件生成已加密文件和已经过身份验证的文件

注释：如需了解更多信息，请参阅《使用加密确保7系列FPGA比特流的安全》(XAPP1239)。要生成加密比特流，请在VivadoIDE中打开已实现的设计。
朝阳群众&热心市民·2024-01-10 13:34

7系列和UltraScale系列的FPGA的IO、Bank

（1）FPGAIO命名方式；（3）FPGA的上电时序FPGA的IO命名。FPGA芯片IO命名方式太多，管脚也多，让人感觉很乱。
朝阳群众&热心市民·2024-01-10 13:03

Xilinx 7系列FPGA简介--选型参考

Xilinx-7系列FPGA主要包括：Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。其性能、密度、价格也随着系列的不同而提升。
朝阳群众&热心市民·2024-01-10 13:03

xilinix 不同配置文件区别

生成四种类型的文件BIT文件综合后生成的bit,vivado默认的选项配置数据内容：包含不需要下载到fpga的标头信息的二进制配置数据文件。
朝阳群众&热心市民·2024-01-10 13:03

万兆网、10G ethernet subsystem IP核

随着FPGA在数据中心加速和SmartNIC在SDN和NFV领域的广泛应用，基于以太网接口的FPGA开发板越来越受到关注。
朝阳群众&热心市民·2024-01-10 13:33

UltraScale 和 UltraScale+ 生成已加密文件和已经过身份验证的文件

注释：如需了解更多信息，请参阅《使用加密和身份验证确保UltraScale/UltraScale+FPGA比特流的安全》(XAPP1267)。
朝阳群众&热心市民·2024-01-10 13:02

基于FPGA的万兆以太网学习（1）

万兆（10G）以太网测速视频：FPGA实现UDP万兆以太网的速度测试1代码结构2硬件需求SFP+屏蔽笼可以插入千兆或万兆光模块。SFP+信号定义与SFP一致。
LEEE@FPGA·2024-01-10 12:00

【Verilog】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:43

【Verilog】期末复习——设计有32个16位存储器的ROM

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:13
上一页 13 14 15 16 17 18 19 20 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他