modelsim

感悟……

经过几天的摸索，终于会使用QuartusII建工程、编译、查看时序、与ModelSim联合仿真等等这些基本功能了，虽然没有实际在硬件上写过程序，但总算是有半趟水了吧。
jbb0523·2013-08-22 16:00

modelsim和quartus 联合调试

    下面是基于在AlteraQuartusII下如何调用ModelSim 进行仿真的一个实例。
jbb0523·2013-08-22 16:00

在quartus 和 ISE 里直接调用modelsim的方法

在quartus和ISE里直接调用modelsim的方法在这个论坛中我学到了很多东西，所以总结点东西做为回报。大家是不是被modelsim折磨的死去活来呢？
jbb0523·2013-08-22 15:00

数字集成电路设计-7-一个简单cpu的设计，实现，仿真与综合

本小节，我们将设计一个简单的cpu，包括ISA的设计，模块的划分，RTL实现，编写asm汇编程序，用modelsim进行仿真，以及用quartusII的综合。
rill_zhen·2013-08-12 16:00

Django学习笔记（8）--- Signals和GenericForeignKey的使用

我们先来自定义一个信号Message应用中的models.pyfromdjango.dbimportmodels fromdjango.contrib.auth.modelsimportUser fromdjango.dispatchimportSign
Linktime·2013-08-11 02:00

django admin actions

fromdjango.contribimportadmin frommyapp.modelsimportArticle defmake_published(modeladmin,request,queryset
u010700415·2013-08-08 15:00

Django模拟新浪微博的@功能

关于model#-*-coding:utf-8-*- fromdjango.dbimportmodels fromdjango.contrib.auth.modelsimportUs
阿小信大人·2013-05-15 16:11

verilog学习记（加法器）

看书的时候，你觉得自己明白了、弄懂了，等到用modelsim实践的时候还是会出现这样那样的问题。因此，还是希望自己能够不断地训练和练习，这样可以达到熟能生巧的程度。
费晓行·2013-05-14 21:15

verilog学习记（加法器）

看书的时候，你觉得自己明白了、弄懂了，等到用modelsim实践的时候还是会出现这样那样的问题。因此，还是希望自己能够不断地训练和练习，这样可以达到熟能生巧的程度。
feixiaoxing·2013-05-14 21:00

用ModelSim仿真SDRAM操作

之前写了两篇关于Modelsim仿真的blog，其中模块管脚的命名可能让人觉得有些奇怪，其实不然，之前的两篇内容都是为了仿真SDRAM操作做铺垫的。由于SDRAM的仿真过程相对比较复杂，也比较繁琐。
sdvch·2013-05-10 09:00

用ModelSim仿真PLL模块

由于要对FPGA读写SDRAM的工程进行调试，第一步就是验证PLL模块的功能，故结合网上找的一些资料，进行了如下PLL仿真实验。下面是仿真的全过程首先，看一下Quartus中的PLL模块：从上面图中可以看出：我的FPGA输入时钟是20MHZ，该PLL有三个输出，其中C0：5倍频，100MHZC1：1倍频，20MHZC2：5倍频，100MHZ，同时相对于C0延时2ns，也就是72度的相位差。下面，新
sdvch·2013-05-10 09:00

verilog学习记（快速入门）

联系信箱：[email protected]】在前面的一篇博客中，我们说到可以使用modelsim对verilog进行测试和仿真。
费晓行·2013-05-07 21:26

verilog学习记（快速入门）

联系信箱：[email protected]】     在前面的一篇博客中，我们说到可以使用modelsim对verilog进行测试和仿真。
feixiaoxing·2013-05-07 21:00

找回django admin密码

，密码是加密的，所以直接从数据库获得是不可能了那么就用Djangoshell：pythonmanage.pyshell然后获取你的用户名，并且重设密码：fromdjango.contrib.auth.modelsimportUser
zhuzhuaipps·2013-04-25 15:00

web.py开发web 第五章 视图中使用sqlalchemy

middleware.py#-*-coding:utf-8-*- frommodelsimport* importweb defset_orm(handl
knockout昏死·2013-04-08 14:00

新产品

GenomeproteomeefficientsynthesizableVHDLVerilogLinkforModelSimcosimulationbidirectionalModelTechnolgy'sModelSimlinearization
qpc411074777·2013-03-29 22:00

django 模型admin部分导入解析

``目录下(``mysite/books``)，创建一个文件：``admin.py``，然后输入以下代码：fromdjango.contribimportadmin frommysite.books.modelsimportPublisher
watsy·2013-03-25 19:00

Django/用户认证

zh.wikibooks.org/zh/Django/%E7%94%A8%E6%88%B7%E8%AE%A4%E8%AF%81  维基教科书，自由的教学读本>>fromdjango.contrib.auth.modelsimportUser
wangxiaoxu·2013-01-23 10:00

FPGA问答

1.modelsim怎么仿真xilinx的IP核(软核和硬核)  使用xilinx仿真库2.synplify怎么综合xilinx的IP和(软核和硬核)  synplify综合xilinx的IP核(软核和硬核
hot_zcy2012·2013-01-05 18:00

modelsim教程

一、建立库    vlibwork(库名)二、映射库到物理目录    vmapwork(映射的逻辑名称)work(存放的物理地址)三、编译源代码    vlog../src/MUX_4_8.vvlog../src/MUX_4_8_tb.v四、启动仿真器    vsim-novopt(参数)work(库名).MUX_4_8_tb(顶层文件)五、添加波形    addwave-hex/*(添加所有波形
hot_zcy2012·2013-01-05 18:00

Django ====> models学习

/manage.pyshell>>>frombooks.modelsimportPublisher#导入Publisher模型类>>>p1=Publisher(name='Apress',address
·2012-12-24 16:00

关于Quartus II 和Modelsim远程登录的问题

从QuartusII6.1到7.1似乎没有什么变化，安装完软件，破解软件，再安装ip核，再安装NiosII，一套下来至少得安个把小时吧。但是即使费了很大劲把所有软件都装好了，quartus的license却适应不了远程登录的操作，屡屡出错。Quartus8.1诞生了，集成了ip核，但是很不幸，Quartus8.1需要买USBInstallGuard才能支持远程。费了半天劲弄来的最新的软件却满足不了
zhenanlin·2012-12-16 12:00

获取django sql

eg.fromdjango.contrib.auth.modelsimportUser a=User.objects.all() printa.query 可以得到sql语句
charlesdong1989·2012-12-14 10:00

How to set the current user on the model instance in the admin:

#app/models.py fromdjango.dbimportmodels fromdjango.contrib.auth.modelsimportUser classPost(models.Model
yatere·2012-12-03 10:00

Error: Current license file does not support the EP1C6Q240C8/EP3C10E144C8 device

安装问题一般开发必须含有的两个软件：【针对的是6.0以后，硬软件都分开的】quartus_windowsquartusii软件devices_windows硬件支持还有dsp_builder_windows、modelsim_ase_windows
方丈的寺院·2012-12-02 19:03

Error: Current license file does not support the EP1C6Q240C8/EP3C10E144C8 device

安装问题一般开发必须含有的两个软件：【针对的是6.0以后，硬软件都分开的】quartus_windows  quartusii软件devices_windows   硬件支持还有dsp_builder_windows、modelsim_ase_windows
FS1360472174·2012-12-02 19:00

用Modelsim仿真QII FFT IP核的时候出现的Error： Illegal target for defparam

怎么回事，在用Modelsim仿真QII FFT IP核的时候出现的问题，这个可是用QII11.1的megawizardmanager生成的一个FFT的模块可是在调用Modelsim进行compile之后
·2012-11-29 18:00

FPGA学习手记（三）准备工作-和谐ModuleSim10.0（已验证至10.0c）

ModelSim作为仿真利器，是做CPLD和FPGA不可或缺的一款软件。在进行仿真之前，先要说说和谐安装的问题。
风行雪舞·2012-11-28 10:00

FPGA学习手记（四）ModelSim入门及Testbench编写——合理利用仿真才是王道

现在就开始一步步入手ModelSim，并通过与Quartus无缝衔接实现仿真。本文使用了ModelSim10.0c+QuartusII10.0，其他版本基本雷同，请自行研究。看不清图的点开看大图！
风行雪舞·2012-11-28 10:00

vsimk.exe已停止工作

在用modelsim仿真Verilog程序时，编译正常，但是运行时，就会出现如下错误，只有openiswrong这个错误提示  解决错误的办法：原因是verilog代码中，一个函数读取一个视频文件，而视频文件不存在指定的位置
lihaichuan·2012-11-24 12:47

Quartus II 11.0套件的下载及安装

二、QuartusII各版本的异同QuartusII11.0与之前的软件有些不同，有以下几个不同的地方：（1）QuartusII9.1之前的软件自带仿真组件；而之后软件不再包含此组件，因此仿真必须安装Modelsim
sunev·2012-11-19 13:00

基于dsp_builder的算法在FPGA上的实现

一、摘要结合dsp_builder、matlab、modelsim和quartusii等软件完成算法的FPGA实现。 
sunev·2012-11-17 15:00

用modelsim对verilog经编译的程序进行仿真

以下操作在ModelSimSEPLUS6.2b中完成1.新建一个工程file->new->project...此时会弹出一个CreatProject对话框,输入一个工程名,选择保存路径(不要包含中文),
Hustudent20080101·2012-10-16 14:57

别的电脑上的ISE工程放到本电脑上后使用ModelSim仿真时出错的解决办法

题目：别的电脑上的ISE工程放到本电脑上后使用ModelSim仿真时出错的解决办法是否有这样的经历：别人的ISE工程传给你，然后你打开修改后使用ModelSim仿真时会报错，无奈之下只能重新编译一下库，
jbb0523·2012-10-03 14:00

【基础】Modelsim的基本使用

1．建立库并映射建立并映射库有两种方法：方法一：在Modelsim中选择File/New/Library，在弹出的对话框中填入库名称，点击OK就完成了库的建立和映射。
michael_2626·2012-09-26 19:17

Modesim SE 安装步骤

先执行ModelSim安装程序2.      执行注册机程序——keygen.exe，产生license文件3.      
phenixyf·2012-09-19 14:00

modelsim做时序仿真时的error:Compiled SDF file was not found

modelsim做时序仿真时的error: CompiledSDFfilewasnotfound解决办法：综合，实现（即布局布线）后，会产生sdf文件，可能是modelsim中的工程文件和布局布线后产生的
lihaichuan·2012-09-12 18:04

ISE联合modelsim功能仿真和综合后仿真

ISE联合modelsim功能仿真和综合后仿真1、代码输入(1)、新建一个ISE工程，名字为count4。
lihaichuan·2012-09-07 21:22

ISE联合modelsim功能仿真和综合后仿真

 ISE联合modelsim功能仿真和综合后仿真1、代码输入(1)、新建一个ISE工程，名字为count4。
lihaichuan·2012-09-07 21:22

Illegal output or inout port connection (port 'out').

一个4位计数器程序在ISE联合modelsim进行仿真，代码如下testbench的内容：modulecount4_tb;regclk,reset;wire[3:0]out;parameterDELY=
lihaichuan·2012-09-07 21:38

Illegal output or inout port connection (port 'out').

一个4位计数器程序在ISE联合modelsim进行仿真，代码如下testbench的内容：modulecount4_tb;  regclk,reset; wire[3:0]out; parameterDELY
lihaichuan·2012-09-07 21:38

modeslsim常用命令

test模块优化为opt_test模块 3、addwavesim\test\*  添加所有信号到波形文件test为module名字 4、addwave\* 5、addwave* 6、vsim-help在Modelsim
lihaichuan·2012-09-06 21:52

modeslsim常用命令

优化模块将test模块优化为opt_test模块3、addwavesim\test\*添加所有信号到波形文件test为module名字4、addwave\*5、addwave*6、vsim-help在Modelsim
lihaichuan·2012-09-06 21:52

systemverilog编译介绍

本文介绍在windows环境下，systemverilog利用gcc和modelsim进行编译，并且运行仿真结果，gcc(MinGW)的安装或可能遇到的问题参见本文附录，并且介绍了systemverilog
lihaichuan·2012-09-01 19:42

使用ModelSim自动生成状态机FSM的状态转换图

在ISE或者ModelSim中有没有这样的工具呢？
jbb0523·2012-09-01 14:00

modelsim10 SE 仿真lattice Xp2工程

1、首先要建立LatticeXP2库     在modelsim10SE启动后、首先指定LatticeDiamond1.4给定的仿真器库源代码编译目录：   C:\lscc\diamond\1.4\cae_library
zmq5411·2012-07-26 09:00

FPGA 使用Active-HDL仿真时出现Cannot access SLP signal `/clk'. Use switch +access +r for this region.

Use switch +access +r for this region.解决方法： 如图在读写添加上使用某个信号所在的单元模拟过程即可clk咋modelsimteatdram中.
zmq5411·2012-07-20 11:00

Verilog HDL语言always块未声明positive或negative导致的时钟不对准

由于先前没仔细查ModelSim仿真波形，只能又花了一晚上把数据跑了一遍，这次清楚了，但看到了两个奇怪的现象，如下图所示： 其中xk_re_multi和xk_im_multi分别是xk_re和xk_im
jbb0523·2012-07-16 08:00

ModelSim SE中wlf文件的一些问题（打不开wlf文件，文件根目录下有一大堆没有扩展名的文件）

题目：ModelSimSE中wlf文件的一些问题（打不开wlf文件，文件根目录下有一大堆没有扩展名的文件） 按照博文《ModelSimSE的几个操作：open,load,import,saveformat
jbb0523·2012-07-15 22:00

ModelSim SE的几个操作：open,load,import,save format

题目：ModelSimSE的几个操作：open,load,import,saveformat直接启动ModelSim软件，界面如下： 提三点：1）如果鼠标单击一下标记为1的部分，然后单击File，如下图所示
jbb0523·2012-06-08 17:00
上一页 62 63 64 65 66 67 68 69 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他