timescale

timescale的理解

其实对于timescale的理解应该是最基础的要求。但是工作了这么多年，由于现在数字电路设计部分一般都要求designer不写timescale，不在design里面加delay。
IC小白_calvin·2020-08-14 03:16

spi slave

`timescale1ns/1ps////Company://Engineer:////CreateDate:20:01:2203/10/2009//DesignName://ModuleName:spi
sun shang chao·2020-08-14 02:21

基于Verilog语言的13进制计数器设计

基于Verilog语言的13进制计数器设计`timescale1ns/1ps///////////////////////////////////////////////////////////////
Summertrainxy·2020-08-14 02:21

Verilog学习笔记（四）

下面是initial语句的示例：`timescale1ns/1nsmoduleTest(Pop,Pid);outputPop,Pid;regPop,Pid;initialbeginPop=0;//语句1
Qin_xian_shen·2020-08-14 02:15

Verilog学习笔记（三）--连续赋值语句

解码器电路`timescale1ns/1nsmodu
Qin_xian_shen·2020-08-14 02:15

Verilog学习笔记--时延

这样的编译器指令需在模块描述前定义，如下所示:`timescale1ns/100ps此语句说明时延时间单位为1ns并且时间精度为100ps(时间精度是指所有的时延必须被限定在0.1ns内)。如果此编译
Qin_xian_shen·2020-08-14 02:15

verilog里的timescale以及国际单位制前缀

`timescalex/y其中x表示时间单位，y表示时间精度则在仿真的时候，写出#500，则表示500*x这么长的时间如果写成#1.2，则需要考虑精度问题，1.2是否可以在y这个时间精度内表示出来，如果可以，则表示1.2*x这么长的时间，否则表示1.2精度取整之后再乘以x这么长的时间。=========================================国际单位制前缀yotta[Y][
coding_ali·2020-08-14 02:24

verilog中的timescale用法

描述:timescale是VerilogHDL中的一种时间尺度预编译指令，它用来定义模块的仿真时的时间单位和时间精度。
IT小方·2020-08-14 02:05

Verilog初级教程（21）Verilog中的延迟控制语句

对于这个语句会用即可，用于仿真延时使用嘛，例如：`timescale1ns/1psmoduletb;reg[3:0]a,b;initia
李锐博恩·2020-08-14 02:05

《UVM实战》，一个简单实例的源代码理解

uvm树形结构图uvm验证平台uvm启动过程源代码理解top_tbvuvm树形结构图uvm验证平台uvm启动过程源代码理解：top_tb.v`timescale1ns/1ps/**1.uvmpackage.includealluvmclassesandmacros
亓磊·2020-08-13 19:03

Unity3D—关于Coroutine和Invoke的一些笔记

Coroutine的使用笔记调用与终止方式Invoke的使用笔记调用与终止方式两者的对比Coroutine的使用笔记调用与终止方式Invoke的使用笔记调用与终止方式两者的对比1-Invoke受Time.timeScale
不动的大箱子·2020-08-13 16:43

同步时钟 必要性

`timescale1ns/1ns//`defineclock_period41//系统时钟24M，所以周期为41ns`defineclock_period8//这里因为要120M，所以8nsmoduletest1
北海北_CrazyZheng·2020-08-11 22:27

Verilog实例化时的参数传递--即#的用法和defparam的用法

实例化时的参数传递–即#的用法和defparam的用法一、#号用于延时众所周知，在很多情况下，我们使用#时，是用于时序仿真中的延时，具体用法如下：#是延迟的意思，#号后面数字是延迟的数量，延迟的单位由timescale
请answer1996·2020-08-11 14:22

FPGA六位共阳极数码管动态显示

1`timescale1ns/1ps2moduleadc_dis(3clk,4rst_n,5sm_seg,6sm_bit7);89inputclk;//50HZ10inputrst_n;11output
weixin_30901729·2020-08-11 14:13

《UVM实战》代码示例

首先是top_tb:`timescale1ns/1ps`include"uvm_macros.svh"importuvm_pkg::*;`include"my_if.sv"`include"my_transaction.sv
weixin_30347335·2020-08-11 14:38

Verilog实现的UART串口 RX模块与testbench代码

以下是模块的Verilog实现代码，其中一些变量名有所改变：UART_RX:`timescale1ns/1ps//////////////////////////////////////////////
嵌入式系统攻城狮·2020-08-11 12:14

Quartus II 错误

VerilogHDLProceduralAssignmenterroratbcd_code.v(39):object"qout"onleft-handsideofassignmentmusthaveavariabledatatype2、·timescale
ffdia·2020-08-11 11:58

Unity3D暂停，继续游戏，重新开始，退出，以及 UnityEditor.EditorApplication打包后不会执行

Time.timescale=0;2.继续游戏。Time.timescale=1;3.重新开始。
chen270·2020-08-11 00:34

Unity子弹时间timeScale减少对update,fixupdate,dealtime和碰撞检测的影响

做游戏的时候想做一个"子弹时间"的效果,也就是帝国时代电影，或者说例如暗影魔多游戏里面的瞄准时间。做法是:是以120架照相机精确地摆放在一条由电脑追踪系统设定的路线上，然后让这些相机的快门按照电脑预先编程好的顺序和时间间隔开始拍照，然后把各个角度拍得的照片全部扫描进电脑，由电脑对相邻两张照片之间的差异进行虚拟修补，这样就能获得360度镜头下拍摄对象的连贯、顺滑的动作，最后再由电脑将该连贯的动态图象
PA_·2020-08-10 22:10

Unity常用工具类

屏幕高度，静态只读属性在UIty开发模式下，取的都是Game窗口的宽与高编译后再运行，就是具体设备的宽度和高度Time类-Time.deltaTime静态只读属性，渲染完上一帧所需要的时间-Time.timeScale
猫不在·2020-08-10 19:56

Unity下利用 timeScale和 unscaledDeltaTime实现部分静帧

话题铺垫看图说话想必用Unity开发的朋友们都知道一个知识点，Time.timeScale用于控制整个游戏运行时的时间缩放，使用它可以调整时间的流动速度，设置为0时间静默，设置为1时间按照我们真实世界的时间速度流逝
爱思考的孩纸总是痛苦滴·2020-08-10 17:52

Unity3D的Time.timeScale

（1）Time.timeScale=0可以暂停游戏，Time.timeScale=1恢复正常，但这是作用于整个游戏的设置，不单单是当前场景，记得在需要的时候重置回Time.timeScale=1。
ddry47579·2020-08-10 16:42

Unity Spine动画如何选定帧数(时间)播放

引入Spine.UnitypublicSkeletonAnimationani;首先把timeScale设为0，相当于暂停动画ani.timeScale=0;如果需要循环从某一帧播放，可将loop设置为
INFate·2020-08-10 14:39

EDA学习笔记timescale 10ns/1ps

`timescale10ns/1psmoduleCNT_tb;regclk,RST,EN;wire[3:0]q;initialbeginclk=0;forever#2.5clk=~clk;endinitialbeginRST
学霸的作业会繁衍·2020-08-09 19:10

手撸MIPS32——4、Verilog实现基本流水线

整体参考这个图：处理器内核参数宏定义先是参数宏定义，包括全局参数、指令字参数和通用寄存器参数：`timescale1ns/1ps/*-------------------全局参数------------
迷路的小黑·2020-08-09 12:51

Verilog边看边学：顺序块begin end和并行块fork join

【实例164】：`timescale1ns/1psmoduletestbench_top();rega1=0,b1=0,c1=
銨靜菂等芐紶·2020-08-09 03:04

FPGA学习笔记6--fork-join和begin-end

`timescale10ns/1nsmodulewave2;regwave;parametercycle=5;initialforkwave=0;#(cycle)wave=1;#(2*cycle)wave
Frosty flame·2020-08-09 01:30

verilog仿真文件编写

verilog仿真文件大概框架：·timescale1ns/1ps//但需要时间modulexxx_tb();//仿真文件不需要输入和输出，intputclk;reg[width:0]xx;//根据需求定义激励及位宽度
weixin_30663471·2020-08-08 23:49

Verilog学习心得之五-----时钟整数分频

时钟整数分频分为奇数和偶数分频，偶数分频较为简单，假如需要进行偶数为N倍分频，则只需对原输入时钟进行从零开始计数count，当计数值count计数到N/2-1，只需将输出时钟反向即可，RTL代码和测试波形如下：`timescale1ns
poirot12·2020-08-08 22:27

在ISE平台上实现跑马灯并烧录到FPGA VIRTEX7板子上

File-NewProject我的FPGA板子型号如下：建好工程文件后编写代码：在红色区域右键NewSource定义引脚：因为V7时钟为差分时钟，所以需要两个时钟信号clk_in_p、clk_in_n编辑led.v`timescale1ns
a703720979930747·2020-08-08 13:39

Unity ACT游戏相机逻辑

CamSlowMotionDelay：慢动作Time.timeScale=slowMotionTimeScale;CamShake：震动效果Vector3rand=newVector3(getRandomValue
香烟smoke·2020-08-07 22:06

VCS-入门脚本（Tcl）编写

中输入vimMakefileMakefile中源文件如下.PHONY:comcovcleandebugOUTPUT=cpu_top#compilecommandVCS=vcs-sverilog+v2k-timescale
数字芯片联合实验室·2020-08-07 21:04

计算机组成原理实验之八位比较器 verilog实现

Verilog代码`timescale1ns/1ps///////////////////////////////////////////////////////////////////////////
Zexe·2020-08-07 20:56

Xilinx ISE FIFO读写操作仿真学习

guoke1993102/blog/15-06/313183_36284.html，仿真工具使用modelsim.FIFOip核设置参照链接设置，本文不再贴图，其中部分设置更改如下：之后开始编写程序，程序代码如下：1`timescale1ns
weixin_30273931·2020-08-07 19:40

Unity中常用Time类详解

Time.unscaledDeltaTime：不考虑timescale时候与deltaTime相同，若timescale被设置，则无效。
只想悄悄告诉你·2020-08-07 18:18

FFmpeg推流中断问题解决

transportmode=unicast-video_track_timescale15360-an-vcodecc
薄荷味的节操·2020-08-07 17:58

学习笔记：FPGA设计Verilog基础(四）——Verilog各部分的写法

//功能定义endmodule2、测试文件Testbench：`timescale1ns/1nsmodulecount_text;regclk;regclear;wire[3:0]Q;countm1(.
马大哈先生·2020-08-07 17:27

FPGA学习笔记---Verilog延迟语句分析比较

一、阻塞式左延时赋值文件代码：`timescale1ns/1nsmoduledelay(a,b,sum);input[3:0]a;input[3:0]b;outputreg[4:0]sum;//阻塞式左延时赋值语句
qq_511386807·2020-08-07 16:00

ADC7606源代码

`timescale1ns/1psmoduleADC7606Driver#(parameterCNVT_WIDTH=8'd40,parameterBUSY_WIDTH=16'd1800//OS=1,Oversamplingby2
hay_j·2020-08-05 14:30

ad7606驱动及仿真

`timescale1ns/1ns////////////////////////////////////////////////////////////////////////////////////
追梦WB·2020-08-05 12:48

【FPGA】【Verilog】【基础模块】锁相环（PLL）

pll的设定：例化:`timescale1ns/1psmodulepll_test(inputclk,inputrst_n,outputclk1,outputclk2,outputclk3,outputclk4
居然是可以改昵称的·2020-08-04 18:56

Quartus II Simulation Waveform Editor 中文教程

https://my.oschina.net/u/3445041/blog/1098896软件版本：QuartusII15.0.0程序代码：`timescale1ns/1nsmoduledecoder2x4
Jessica_2017·2020-08-04 18:11

在Vivado下用Verilog语言完成红绿灯（利用状态机）

下面是代码`timescale1ns/1ps`definesecond100_000_000///////////////////////////////////////////////////////
ziang87·2020-08-04 10:57

6X6矩阵键盘设计含按键消抖（VERILOG）

`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////
NDSC最牛硬件工程师·2020-08-04 09:59

经典电路系列——超前进位加法器

`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////
qylk·2020-08-04 08:10

quartus Ⅱ 12.1 使用教程（5） eeprom 读写测试

开发板使用的是EP4CE15F23C8，软件使用的是quartus12.1，工程主要是对24c04进行读写eeprom顶层`timescale1ns/1ps///////////////////////
虚无缥缈vs威武·2020-08-04 01:00

ZYNQ入门闪灯

`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////
师英杰·2020-08-04 00:35

UART串口TX模块的Verilog实现和testbench代码

发送使能信号，上升沿有效outputregidle,//TX信号线的状态，idle高电平表示忙碌，低电平表示空闲outputregTX//TX信号线输出模块原理图如图所示：TX模块的Verilog实现代码：`timescale1ns
嵌入式系统攻城狮·2020-08-03 22:57

PYNQ开发板使用 Vivado PL 及PS调用

htmlPL使用当做zynq的FPGA单独使用，verilog语言microUSB下载，跳线换成JTAG启动工程里加上PYNQ的boardfilePYNQ管脚约束加sourcefilecode流水灯`timescale1ns
rrr2·2020-08-03 22:27

MYIR-ZYNQ7000系列-zturn教程(8)-PS给PL时钟点亮LED

Step1这里是已经新建好的FPGA流水灯如下图所示`timescale1ns/1ps////////////////////////////////////////
虚无缥缈vs威武·2020-08-03 11:28
上一页 5 6 7 8 9 10 11 12 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他