E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
vivado时序
大白话介绍循环神经网络
循环神经网络实质为递归式的网络,它在处理
时序
任务表现出优良的效果,毕竟递归本来就是一步套一步的向下进行,而自然语言处理任务中涉及的文本天然满足这种
时序
性,比如我们写字就是从左到右一步步来的鸭,刚接触深度学习的友友们
浅白Coder
·
2024-02-06 17:23
自然语言处理
rnn
人工智能
深度学习
神经网络
自然语言处理
循环神经网络
prometheus原理简介
Prometheus一、Prometheus简介Prometheus是一款
时序
(timeseries)数据库,但它的功能却并非止步于TSDB,而是一款设计用于进行目标(Target)监控的关键组件;Prometheus
运维那些事儿
·
2024-02-06 14:13
Prometheus
运维
java
开发语言
.NET 如何实现与串口设备通信
二、串口通信串口通信包括通信
时序
、通讯速
Fountyuan
·
2024-02-06 11:45
.net
单片机
stm32
「2023 年度中国
时序
数据应用创新奖」正式公布,一汽解放、路特斯榜上有名...
在此背景下,为感恩客户的支持、回馈市场的关注,同时也为了把这些成功案例传播给更多有需要的开发者和企业,涛思数据特别打造并推出了「2023年度中国
时序
数据应用创新奖」,奖项名单于近日正式揭晓。
涛思数据(TDengine)
·
2024-02-06 09:46
涛思数据公布「2023 年度中国
时序
数据应用创新奖」,这些企业的数字化转型值得借鉴
在此背景下,为感恩客户的支持、回馈市场的关注,同时也为了把这些成功案例传播给更多有需要的开发者和企业,涛思数据特别打造并推出了「2023年度中国
时序
数据应用创新奖」,奖项名单于近日正式揭晓。
涛思数据(TDengine)
·
2024-02-06 09:45
新闻
涛思数据
大数据
tdengine
时序数据库
InfluxDB数据的导入导出
Backgroundinfluxdb支持将
时序
数据导出到文件,然后再将文件导入到数据库中,以此实现数据的迁移。
WaiSaa
·
2024-02-06 09:15
Java
Linux
数据库
java
开发语言
TDengine 签约杭州云润,助力某大型水表企业
时序
数据处理
在智慧电表水表的数据采集和存储过程中,
时序
数据处理成为一个重要的问题。由于电表水表数据具有时间序列的特点,传统的数据库和数据处理方式往往难以满足大规模数据的高速采集、存储和实时分析需求。
涛思数据(TDengine)
·
2024-02-06 09:39
新闻
tdengine
大数据
时序数据库
MCS-51单片机总体概述(二)
MCS-51单片机总体概述(二)1.CPU的
时序
及辅助电路1.1CPU
时序
的基本概念1.2时钟电路1.3复位电路2.MCS-51的引脚及片外总线结构2.1MCS-51的引脚功能2.2MCS-51的外部总线结构此文章参考书籍为华中科技大学出版社出版的
Spring-99
·
2024-02-06 09:58
嵌入式系统
单片机
嵌入式
基于MCS-51单片机的智能电子钟
2.掌握PCF8563实时时钟芯片接口电路及
时序
编程。3.对典型的串行同步通讯协议具有较好的认知。4.掌握IIC串行同步通讯协议及对应
时序
。
Brady.Zhang
·
2024-02-06 09:27
单片机
时序
预测 | MATLAB实现基于CNN-LSTM-AdaBoost卷积长短期记忆网络结合AdaBoost时间序列预测
时序
预测|MATLAB实现基于CNN-LSTM-AdaBoost卷积长短期记忆网络结合AdaBoost时间序列预测目录
时序
预测|MATLAB实现基于CNN-LSTM-AdaBoost卷积长短期记忆网络结合
机器学习之心
·
2024-02-06 08:55
时序预测
CNN-LSTM-Ada
CNN-LSTM
AdaBoost
卷积长短期记忆网络
时间序列预测
时序
预测 | MATLAB实现基于CNN-GRU-AdaBoost卷积门控循环单元结合AdaBoost时间序列预测
时序
预测|MATLAB实现基于CNN-GRU-AdaBoost卷积门控循环单元结合AdaBoost时间序列预测目录
时序
预测|MATLAB实现基于CNN-GRU-AdaBoost卷积门控循环单元结合AdaBoost
机器学习之心
·
2024-02-06 08:22
时序预测
CNN-GRU-Ada
CNN-GRU
AdaBoost
卷积门控循环单元
时间序列预测
vivado
在线调试、在线抓波形方法
1、进入工程,新建IP核,如图:2、搜索ilaIP核,选择debug下面这个ILA,如图:3、双击进入配置界面,如图:4、设置每个信号位宽,比如抓取5个信号,位宽分别1,2,3,4,5,如图5、点ok确认生成,例化IP核到自己的模块中,复制过去就可以了。6、重新编译生成bit文件,然后下载program,选择生成的.ltx文件,这个就是用于在线抓波形的文件。7、点击program下载到FPGA,双
千寻xun
·
2024-02-06 08:18
FPGA
fpga开发
VIVADO
烧录之FLASH W25Q128JVSIQ
平台:
vivado
2017.4FPGA芯片:XC7K325T-2FFG676Flash芯片:w25q128jvsiq简言在使用
vivado
开发工具进行固化程序时需要注意在
vivado
自带的flash器件库中
逾越TAO
·
2024-02-06 08:48
FPGA
FLASH
fpga开发
VIVADO
中抓取信号
在
vivado
的框图中,抓取信号(1)在想抓取的信号上,选中debug(2)弹出自动连线后,连接(3)之后自动生成:(4)可对ip进行修改,如采样深度等
不缺席的阳光
·
2024-02-06 08:48
Xilinx 黑金ZYNQ开发板AX7020,利用
VIVADO
进行FPGA程序烧录
参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。(1)创建工程,步骤与SDK实验篇中的步骤一致;配置PS端时应该可以只选需要的加载方式,如QSPI或者SD,我目前是两种都勾选了,但是只用了QSPI方式。第一章,1.2.(1)-1.2.(11)00:00(2)通过“RunBlockAutomation”完成端口导出,连接FCLK_CLK0到M_AXI_GP0_ACLK,然后保存,创建
weixin_48793386
·
2024-02-06 08:18
FPGA
ZYNQ
fpga开发
FPGA学习记录-
Vivado
工程创建、仿真、编译
开发板:SF-AT7软件平台:
Vivado
2016.2工程创建在创建工程之前建立一个新的文件夹用于存放之后建立的工程,注意路
zoeybbb
·
2024-02-06 08:17
Vivado
FPGA
Xilinx
fpga开发
学习
vivado
如何实现在线调试功能(ILA)逻辑分析仪
ILA简介ILA的是一种在线的逻辑分析仪,其主要的作用是可以在线调试一些,系统的寄存器的变量,其仅需要通过连接好jtag就能正常运行了。项目建立项目说明我建立的就是一个流水灯的文件,最简单的方案,我要监测我的tiemr的变化,和灯的变化的情况.v文件`timescale1ns/1ps////Company://Engineer:////CreateDate:2020/07/2500:03:39//
没有水杯和雨伞的工科男
·
2024-02-06 08:17
vivado
fpga
硬件开发
vivado
学习——在线调试
在线调试有多种方式,这里介绍一种快速入门的方式,添加lia核。ChipScopePro集成逻辑分析(ILA)IP核是一个可定制的逻辑分析核,用于监视设计中的内部信号。通过在RTL设计中嵌入ILA核,可以抓取信号的实时波形,帮助我们定位问题。点击PROJECTMANAGER中的IPCatalog,在IPCatalog的Search中输入ila,双击Debug&Verfication——Debug——
icysmile131
·
2024-02-06 08:47
vivado学习
fpga
vivado
在远程服务器上完成本地设备的程序烧写和调试(
vivado
远程调试)
vivado
远程调试目录1概述2本地设置3远程服务器设置1概述本文用于描述FPGA开发过程中,使用远程服务器时,直接在远程服务器连接到本地设备进行程序的烧写和调试的过程。
风中月隐
·
2024-02-06 08:47
FPGA
FPGA
VIVADO
烧写与调试
远程调试
服务器
最新的
Vivado
安装、使用教程(2022/12/31)
本文主要参考了黑金社区提供的资料,整理而成目录1.
Vivado
开发环境1.1
Vivado
软件介绍1.2
Vivado
软件版本——2017.4比较稳定2.
Vivado
软件Windows下安装3.重新安装驱动
Sean--Lu
·
2024-02-06 08:46
FPGA开发入门
实用软件
fpga开发
在线逻辑分析仪的使用
在线逻辑分析仪通过一个或多个探针(Probe)来采集希望观察的信号,然后通过片内的JTAG硬核组件,来将捕获到的数据传送给下载器,进而上传到
Vivado
IDE以供用户查看。
m0_46521579
·
2024-02-06 08:14
ZYNQ
fpga开发
数电课设数字钟设计(基于quartus)
数字钟的综合性较强,将数字钟作为数电实验大作业的选题不仅可以加深对数电相关理论知识如计数器、组合逻辑电路及
时序
逻辑电路的理解,还可以有效锻炼工程实践能力。
photon_123
·
2024-02-06 08:14
课程设计
在
Vivado
将程序烧写固化到 flash
程序的固化什么是程序的固化?通常对FPGA下载程序时,会采用JTAG口下载,完成好HDL设计,并且验证无误后,对设计文件进行综合,布局布线以及生成比特流文件,而FPGA开发板要想工作,需要将该文件烧写进FPGA芯片中。但是FPGA是基于RAM工艺(如LUT的实质就是RAM),因此会掉电丢失,再次上电后需要重新加载bit流。一般FPGA的外围会有一个非易失性存储器:Flash或SD卡等。可以将程序加
Linest-5
·
2024-02-06 08:44
Vivado
Vivado
flash
程序固化
Xilinx
fpga开发
Vivado
-基于下载器的程序加载与烧写
**
Vivado
-基于下载器的程序加载与烧写**1.1程序加载(1)将下载器连接到电脑。打开设备管理器查看下载器连接是否正常,如图所示:(2)将下载器连接到采集卡。
行走的路人啊
·
2024-02-06 08:13
开发工具的使用
xilinx FPGA在线调试方法总结(
vivado
+ila+vio)
二、FPGA常用调试方法1、调用IP(1)ILA第1步:在
vivado
中,打开IP核目录(IPCatalog),在搜索框中输入ILA(不区分
jk_101
·
2024-02-06 08:13
FPGA
fpga开发
官网下载
Vivado
使用谷歌浏览器点击如下链接进入下载界面https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/
vivado
-design-tools
有钱挣的地方就是江湖之FPGA行者
·
2024-02-06 08:12
VIVIADO学习笔记
fpga开发
Vivado
开发FPGA使用流程、教程 verilog(建立工程、编译文件到最终烧录的全流程)
目录一、概述二、工程创建三、添加设计文件并编译四、线上仿真五、布局布线六、生成比特流文件七、烧录一、概述
vivado
开发FPGA流程分为创建工程、添加设计文件、编译、线上仿真、布局布线(添加约束文件)、
xingxing点灯
·
2024-02-06 08:11
vivado
fpga开发
开发语言
【FPGA】
Vivado
保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装
目录(如果你有安装包,可跳转至Step5)
Vivado
介绍Step1:进入官网Step2:注册账号Step3:进入下载页面Step4:下载安装包Step5:安装Step6:等待软件安装完成安装完成
Vivado
柠檬叶子C
·
2024-02-06 08:11
FPGA玩板子记录
fpga开发
Vivado
[FPGA开发工具使用总结]
VIVADO
在线调试(1)-信号抓取工具的使用
目录1简介2添加观测信号的几种方法2.1通过定制IP核添加2.2通过约束文件添加2.3通过GUI生成DEBUG约束文件2.4两种方法的优点与缺点3在线调试方法3.1器件扫描设置3.2触发条件设置3.3触发窗口设置3.4采样过程控制4常见问题4.1时钟域的选择4.2缺少LTX文件4.3ILA无时钟参考文档1简介在FPGA开发过程中,实时抓取信号进行观测是一种必不可少的问题分析手段。通常厂家会提供一种
蚂蚁cd
·
2024-02-06 08:41
FPGA开发工具使用总结
fpga开发
基于FPGA的图像最近邻插值算法verilog实现,包括tb测试文件和MATLAB辅助验证
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入matlab显示图片,效果如下:2.算法运行软件版本
vivado
2019.2
简简单单做算法
·
2024-02-06 07:01
Verilog算法开发
#
图像算法
matlab
fpga开发
图像最近邻插值
UML交互图 之
时序
图/序列图/循序图 在需求文档中的应用
时序
图(SequenceDiagram),又名序列图、循序图,是一种UML交互图。它通过描述对象之间发送消息的时间顺序显示多个对象之间的动态协作。——更详细的说明,百度一下即可。
锤子锤脑壳儿
·
2024-02-06 03:37
属于722的色彩:臙脂色
这三天的颜色一起看,还有夕阳黄昏前的色彩变化,感觉这些颜色有种大自然
时序
的变化,会不会这些365天的色彩也是自然运转研
ivyWang靖蕙
·
2024-02-06 02:48
STM32--SPI通信协议(3)SPI通信外设
软件SPI:也称模拟SPI,通过程序控制IO口电平模拟SPI
时序
实现,需要程序不断控制IO电平翻转,所以速度会比较慢,受单片机主频和单片机IO电平最快翻转速率影响,需要自己写底层逻辑,比较麻烦。
芊寻(嵌入式)
·
2024-02-06 02:05
STM32
stm32
嵌入式硬件
单片机
Linux系统编程05--信号2
信号屏蔽字函数sigpending获取当前信号集的未决信号集信号捕捉设定用户自定义信号(利用SIGUSR1和SIGUSR2实现父子进程同步输出)C标准库信号处理函数可重入函数信号引起的竞态和异步I/O
时序
竞态
闲鱼蜡蕉的摸鱼时光
·
2024-02-05 23:51
Linux学习
linux
【基于Xilinx Zynq7000的PYNQ框架项目】02 PYNQ镜像制作
02PYNQ镜像制作前言一、
vivado
硬件设计二、ubuntu镜像制作三、Win32DiskImage烧写镜像四、上板启动总结前言由于PYNQ官网中没有适配ZYNQ_MINI开发板的现成的PYNQ镜像
小黄能吃辣
·
2024-02-05 22:15
单片机
嵌入式硬件
ubuntu
课程设计
经验分享
软件工程
python
基于python的Hurst计算预测未来发展趋势(长
时序
栅格影像)
1.Hurst指数反映了时间序列长期记忆性的程度,即过去的信息对未来的影响程度。Hurst指数的取值范围为0到1之间,当Hurst指数等于0.5时,时间序列被认为是一种随机漫步,即具有随机性;当Hurst指数大于0.5时,时间序列显示出长期正相关性,表明趋势在未来可能持续;当Hurst指数小于0.5时,时间序列显示出长期负相关性,表明趋势在未来可能反转。2.下面是一个例子,计算下面22幅影像的Hu
RS GIS遥感 地信学习
·
2024-02-05 21:58
python
开发语言
Hurst
遥感图像
Android动态部署一:Google原生Split APK浅析
1.什么是SplitAPK2.在实际开发中如何应用3.如何安装4.SplitApk解析
时序
图什么是SplitAPKSplitAPK是Google为解决65536上限,以及APK安装包越来越大等问题,
饭小粒
·
2024-02-05 21:53
android
Androi
软件产品研发过程 - 三、详细设计
画面上所有功能点及每个功能点对应的业务流程),以程序开发的角度来设计概要设计中每个功能点的代码实现;详细设计的内容包含:1、接口设计-定义第个功能点前后端交互的接口;2、数据库设计-相关数据表结构定义;3、类图-定义代码的结构;4、
时序
图
老杜095
·
2024-02-05 18:05
软件工程及管理
软件工程
2022-08-09
虽
时序
已立秋,但未觉三夏尽。一天之中,也就数傍晚时刻稍觉凉爽些许。白日虽然仍觉热浪翻滚,暑气蒸腾,气温并未下行,但秋的脚步已至门庭。闲时可听蝉鸣声声,用草帽扇风,近观荷塘,摘菱米莲蓬。
我傻我笨但我真
·
2024-02-05 14:02
时间序列预测 —— ConvLSTM 模型
时间序列预测——ConvLSTM模型时间序列预测是一项重要的任务,ConvLSTM(卷积长短时记忆网络)是深度学习领域中用于处理
时序
数据的强大工具之一。
Persist_Zhang
·
2024-02-05 14:59
数据分析
传感数据
Python
数据分析
人工智能
python
Apollo配置中心之Server端
三、源码剖析1、配置监听1.1、建立长轮询1.1.1、逻辑描述1.1.2、
时序
图1.1.3、代码位
xdpcxq1029
·
2024-02-05 12:12
java
Verilog task使用说明
函数一般用于组合逻辑的各种转换和计算,而任务更像一个过程,不仅能完成函数的功能,还可以包含
时序
控制逻辑。
一只迷茫的小狗
·
2024-02-05 12:44
fpga开发
Iteration limit 10000 is reached. Possible zero delay oscillation detected where simulation time...
然后报错我写iic用三段式状态机出现的,三段式状态机:第一个always语句实现同步状态跳转;第二个always语句采用组合逻辑判断状态转移条件;第三个always语句描述状态输出(可以用组合电路输出,也可以
时序
电路输出
叫我Mr. Zhang
·
2024-02-05 11:06
fpga开发
vivado
vivado
: [VRFC 10-3236] concurrent assignment to a non-net ‘clk_5hz‘ is not permitted
写仿真文件的时候报错,原因是变量'clk_5hz'在被测模块中是输出变量,应该赋值为wire类型。
叫我Mr. Zhang
·
2024-02-05 11:05
fpga开发
vivado
:另一个程序正在使用此文件,进程无法访问。: “E:/
Vivado
Pro1/FreqM/FreqM.sim/ sim_1/behav/xsim/simulate.log“
这个问题是我点仿真的时候出现的,原因可能是(之前我遇到的):1.上一个仿真没有关掉2.有文件正被打开但是我重新打开一个工程,然后仿真报这个错,我感觉可能是一个bug,因为并没有打开其他的文件,并且simulate.log这个文件还是空的我直接重建工程了,有知道的大佬麻烦说一下
叫我Mr. Zhang
·
2024-02-05 11:05
vivado
FPGA高端项目:IMX327 MIPI 视频解码 USB3.0 UVC 输出,提供FPGA开发板+2套工程源码+技术支持
相关方案推荐我这里已有的MIPI编解码方案3、本MIPICSI-RXIP介绍4、个人FPGA高端图像处理开发板简介5、详细设计方案设计原理框图IMX327及其配置MIPICSIRX图像ISP处理图像缓存UVC
时序
9527华安
·
2024-02-05 11:35
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
IMX327
MIPI
CSI
RX
USB3.0
UVC
Vivado
MIG IP使用配置
目录1MIG基本配置1MIG基本配置配置如下图所示图1图2图3图4图5图6图8图9在设立只讲解共同配置,这是所有DDR3中配置通用部分。
CWNULT
·
2024-02-05 10:14
fpga开发
Vivado
Tri-MAC IP的例化配置(三速以太网IP)
目录1Tri-MACIP使用RGMII接口的例化配置1.1DataRate1.2interface配置1.3SharedLogic配置1.4Features2配置完成IP例化视图1Tri-MACIP使用RGMII接口的例化配置在网络设计中,使用的IP核一般为三速以太网IP核,使用时在大多数场景下为配置为三速自适应,其例化步骤配置如下:就4个配置界面,非常简单。1.1DataRate数据速率选择1G
CWNULT
·
2024-02-05 09:41
fpga开发
Vivado
Tri-MAC IP端口说明
Trri-macEthernetIP端口详细说明序号SignalNameDirectionDescription备注Clock,ResetDefinition1gtx_clkIMACIP全局时钟输入,125MHz。使用时输入125MHz全局时钟。2refclkIMACIP参考时钟输入,200MHz,该时钟用于IP核调节IDELAY、ODELAY延迟时的参考时钟使用。使用时直接输入200MHz即可。
CWNULT
·
2024-02-05 09:41
fpga开发
时间序列建模分析
时序
数据的特点:1.时间序列数据依赖于时间,但不一定是时间的严格函数。2.时间序列数据每时刻上的值具有一定的随机性,不可能完全准确地用历史值去预测。
何hw
·
2024-02-05 09:06
上一页
7
8
9
10
11
12
13
14
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他