北航研究生课程嵌入式系统设计与应用（17系）知识点总结
嵌入式系统大纲2019
1.嵌入式系统目前被大多数人接受的一般性定义是什么？举例说明嵌入式系统的应用
嵌入式系统是“以应用为中，以计算机为技术基础，软硬件可裁减，适用于应用系统对功能、
可靠性、成本、体积、功耗等综合性能有严格要求的专用计算机系统”。
应用：手机、空调、冰箱、微波炉、电子钟
2.嵌入式系统三要素
- 嵌入性：嵌入到对象体系中，有对象环境要求
- 专用性：软、硬件按对象要求裁减
- 计算机：实现对象的智能化功能
3.嵌入式系统与单片机的区别
单片机属于嵌入式系统，但只有嵌入式系统的部分结构和部分功能：
- 单片机数据处理能力有限、处理速度有限，不能够用于所有的嵌入式系统。目前嵌入式系统的 主流是以32位嵌入式微处理器为核心的硬件设计和基于实时操作系统（RTOS）的软件设计。
- 单片机系统多为4位、8位、16位机，不适合运行操作系统，难以进行复杂的运算及处理功能。
- 嵌入式系统强调基于平台的设计、软硬件协同设计，单片机大多采用软硬件流水设计。
- 嵌入式系统设计的核心是软件设计（占70%左右的工作量），单片机系统软硬件设计所占比例基本相同。
- 单片机无网络功能。
4.嵌入式系统与PC机的区别
- 嵌入式系统一般专用于特定任务，而PC是通用计算机。
- 嵌入式系统使用多种类型的处理器，系统硬件资源比PC机少的多，但种类远远超过PC机。
- 嵌入式系统常有实时约束，常使用实时多任务操作系统，另外还有有功耗、成本约束，且常在极端环境下运行，故障造成的后果比PC系统更严重。
- 嵌入式系统得到多种微处理器体系的支持
- 嵌入式系统需要专用工具和方法进行开发设计
5．嵌入式处理器分为哪几类，说明定义及特点
- 嵌入式微处理器(Embedded MicroProcessorUnit)
- 嵌入式微控制器（MicroController Unit）
- 嵌入式DSP处理器EDSP(Embedded DigitalSignal Processor)
- 嵌入式片上系统SOC(System On Chip)
- 嵌入式可编程片上系统SOPC(System OnProgrammable Chip)
嵌入式微处理器（MPU）
嵌入式微处理器就是和通用计算机的处理器对应的CPU，可以认为是“增强型”通用微处理器。
特点：
功能和微处理器基本一样，但为了缩小体积、降低功耗，只保留和嵌入式应用相关的功能。
在工作温度、抗电磁干扰、可靠性等方面一般都做了各种增强。
嵌入式微控制器（MCU）
嵌入式微控制器就是将整个计算机系统的主要硬件集成到一块芯片中，芯片内部集成ROM/EPROM、RAM、总线、总线逻辑、定时/计数器、Watchdog、I/O、串行口、A/D等各种必要功能和外设。
特点：
一个系列的微控制器具有多种衍生产品，每种衍生产品的处理器内核都是一样的，不同的是存储器和外设的配置及封装，这样可以使单片机最大限度地和应用需求相匹配，从而减少功耗和成本。
单片化、体积大大减小、功耗和成本降低、可靠性提高
嵌入式DSP
嵌入式DSP是专门用于信号处理方面的处理器，其在系统结构和指令算法方面进行了特殊设计，具有很高的编译效率和指令执行速度。
嵌入式SOC
嵌入式SOC是追求产品系统最大包容的集成器件。绝大多数系统构件都在一个系统芯片内部。
特点：
- 结构简洁
- 体积小、功耗低
- 可靠性高
- 设计生产效率高
嵌入式SOPC
嵌入式SOPC是用可编程逻辑技术把整个系统放到一块硅片上。
- 它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能；
- 它是可编程系统，系统功能可裁减、易扩充、可重构，结合了SOC和CPLD、FPGA的优点。
特点：
- 采用超深亚微米工艺技术
- 使用一个或以上的嵌入式处理器
- 设计方式灵活
- 可裁减、可扩充、可升级
- 具有软硬件在系统可编程的功能。
6.嵌入式实时操作系统的定义、特点和分类
定义
- 嵌入式操作系统是嵌入式应用软件的基础和开发平台。
- 嵌入式系统的出现,解决了嵌入式软件开发标准化的难题。
嵌入式操作系统具有的特点
- 系统可裁减、可配置
- 系统具有实时性
- 系统稳定、可靠
分类
- 嵌入式操作系统
- 非实时操作系统
- 实时操作系统
- 硬实时操作系统
- 软实时操作系统
7.嵌入式系统的特点
- 嵌入式系统是面向具体应用的产品.
- 嵌入式软件特征
- 需要软硬件开发工具和系统软件
- 需要应用专家参与开发
- 嵌入式系统分散而不可垄断
8. 按表现形式和实时性嵌入式系统的分类
按表现形式（硬件范畴）
- 芯片级嵌入(含程序和算法的处理器、单片机)
- 模块级嵌入（系统中的某个核心模块）
- 系统级嵌入（系统中的电路板）
按实时性要求（软件范畴）
- 非实时系统（PDA）
- 软实时系统（消费类产品）
- 硬实时系统（工业和军工系统）
9．软硬件协同设计的目的？其涉及的内容有哪些
目的
- 缩短开发周期
- 取得更好的设计效果
- 满足苛刻的设计限制
- 这种平台的推出将不仅包含芯片本身，还必须包含完整的开发系统和典型应用实例，而供应商提供的服务和技术支持也当然要成为产品不可分割的一部分。
内容
- 系统任务描述(System Task Description )
- 软硬件划分(Hardware/Software Partition)
- 软硬件协同综合(Hardware/Software Cosynthesis)
- 软硬件协同仿真(Hardware／Software Cosimulation)
- 与系统设计相关的低压低功耗设计，可测性设计等等。
10．用框图简述嵌入式开发的流程
需求与规格说明->体系结构->硬件设计/软件设计->系统集成->系统测试
11．冯·诺依曼结构与哈佛结构的区别
传统的微处理器采用的冯诺依曼结构将指令和数据存放在同一存储空间中，统一编址，指令数据通过同一总线访问。
哈佛结构是不同于冯诺依曼结构的一种并行体系结构，特点是程序和数据存储在不同的存储间，每个存储器独立编址、独立访问。与之对应的是系统中设置的两条总线（程序总线和数总 线），使数据吞吐量大大提高。
12．嵌入式硬件系统包括那些部分，与一般的计算机处理系统有什么区别
嵌入式系统的硬件是以嵌入式处理器为核心，主要由嵌入式处理器、存储器、总线、通信接和输入/输出设备组成。
13．总线的定义及主要参数，举至少三种总线例子
- 总线是把处理器与存储器、I/O设备相连接的信息通道；总线是数据、地址和控制信息的共通路；总线并不仅仅指的是一束信号线，而应包含 相应的通信协议。
- 总线的带宽 – 总线的带宽指的是一定时间内总线上可传送到数据，即最 大稳态数据传率MB/S,总线带宽=工作时钟频率×位宽
- 总线的位宽 – 总线的位宽指的是总线能同时传送到数据位数 – 常见的总线位宽32位、6位等总线宽度。总线的位宽越宽 则总线每秒数据传输率越大，也即总线带宽越宽。
- 总线的工作时钟频率 – 总线的工作时钟频率以MHz为单位，工作频率越高则总线 工作速越快，也即总线带宽越宽。
PC总线、ISA总线、PCI总线
14.按编程工艺分FPGA分为哪几类，简要说明其各自特点
基于FPGA嵌入IP硬核的SOPC系统
该方案是指在FPGA中预先植入处理器。
IP硬核预先植入，使用者无法根据实际需要改变处理器结构。无法根据实际设计需要在同一FPGA中集成多个处理器。无法根据实际设计需要裁减处理器硬件资源以降低FPGA成本。只能在特定的FPGA中使用硬核嵌入式处理器。
开发周期长
基于FPGA嵌入IP软核的SOPC系统
- 设计工程成本低
- 无掩模成本
- 软件工具成本低
- 开发周期短
- 可现场配置
- 可重构
基于HardCopy技术的SOPC系统
HardCopy就是利用原有的FPGA开发工具，将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化，从而克服传统ASIC设计中普遍存在的问题。
利用HardCopy技术设计ASIC，开发软件费用少，SOC级规模的设计周期不超过20周，转化的ASIC与用户设计习惯的掩模层只有两层，且一次性投片的成功率近乎100%，即所谓的FPGA向ASIC的无缝转化。
15.IP资源复用的定义，IP Core的分类
IP资源复用(IP Reuse)是指在集成电路设计过程中，通过继承、共享或购买所需的部分或全部智力产权内核(IP Core)，进行设计、综合和验证，从而加速流片设计过程的设计方法
-
软核（Soft IP Core）
以HDL文本形式提交给用户，它已经过RTL级设计优化和功能验证，但其中不含任何具体的物理信息。
-
固核（Firm IP Core）
介于软核和硬核之间，除了完成软核所有的设计外，还完成了门级电路综合和时序仿真等设计环节。
-
硬核（Hard IP Core）
基于半导体工艺的物理设计，已有固定的拓扑布局和具体工艺，并已通过工艺验证，具有可保证的性能。
16.常见的通信接口有哪些？他们的主要特点是什么？至少举3个接口为例进行描述
并口
“并行”，是指8 位数据同时通过并行线进行传送，这样数据传送速度大大提高。
并行传送的线路长度受到限制，因为长度增加，干扰就会增加，容易出错。
常见用途，打印机接口
USB
即插即用
最多可支持127个外部设备
主机供电
Bluetooth 接口
功耗低
2.4-2.4835 GHz (使用ISM频段)
声音和数据传输，总带宽为1Mbps
成本低
RS485
高抗共模干扰驱动能力，并且提供多点应用，同一线上最多可接32 个驱动器和接收器
17.为什么在FPGA中嵌入处理器
FPGA适合用于逻辑控制、接口控制、规则数据处理，设计具有复杂算法和逻辑控制系统时，需要结合使用嵌入式处理器
对系统集成度要求较高，将处理器嵌入FPGA能最大限度地提高系统集成度，降低系统设计复杂度，加快上市时间。
对需求变化提供较大的灵活性，在FPGA中嵌入处理器较为合适。FPGA与芯片处理器的结合的优点是无须重做一块新PCB或采用新的处理器就能够对软、硬件进行调试，对变更进行测试。
18.FPGA与CPLD的优点
随着VLSI工艺的不断提高，单一芯片内部可以 容纳上百万个晶体管， FPGA／CPLD芯片的规模也越来越大，其单片逻辑门数已达到上百 万门，可以替代多至几千块通用IC芯片,它能 实现的功能也越来越强，同时也可以实现系统集成。
- FPGA／CPLD芯片在出厂之前都做过百分之 百的测试，不需要设计人员承担投片风险和费用，设计人员只需在自己的实验室里就可以通 过相关的软硬件环境来完成芯片的最终功能设计。所以， FPGA／CPLD的资金投入小，节 省了许多潜在的花费。
- 用户可以反复地编程、擦除、使用或者在外围 电路不动的情况下用不同软件就可实现不的功能。所以，用FPGA／CPLD 试制样片，能以最快的速度占领市场。
- 具有完善先进的开发工具 – 提供语言、图形等设计方法，十分灵活 – 通过仿真工具来证设计的正确性
- 灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间
- 保密性好
19．举5个嵌入式系统应用的例子
20. 查找表类型 FPGA查找表的原理
查找表（Look-Up-Table)简称为LUT， LUT本质上就是一个RAM。 目前FPGA中多使 用4输的LUT，所以每一个LUT可以看成一个 有4位地址线的16x1的RAM。 当用户通过原理图或HDL语言描述了一个逻辑电路以后， FPGA开发软件会自动计算逻辑电路的所有可能的结果，把结果事先写入RAM, 这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表找出地址对应的内容，然后输出即可。
21. IP 核的定义，基于核IP Core 分为哪三类
IP 核的定义
经过预先设计、预先验证，符合产业界普遍认同的设计规范和设计标准，具有相对独立功能电路模块或子系统, 可重用(Reuse)于SOC、SOPC或复杂的ASIC设计中。
分为哪三类
-
软核（Soft IP Core）
以HDL文本形式提交给用户，它已经过RTL级设计优化和功能验证，其中不含任何具体的物理信息。
-
固核（Firm IP Core）
介于软核和硬核之间，除了完成软核所有的设计外，还完成了门级电路综合和时序仿真等设环节。
-
硬核（Hard IP Core）
基于半导体工艺的物理设计，已有固定的拓扑布局和具体工艺，并已通过工艺验证，具有可证的性能。
Verilog硬件描述语言的语法和使用方法PPT都需掌握，题型编程（特别关注PPT上的例子）。
掌握FPGA设计的一般流程，Quartus环境下FPGA开发流程
- 设计输入
- 设计综合
- 设计仿真
- 设计实现
FPGA配置的三种方式分别是什么？配置的三个阶段是什么
- FPGA主动串行(AS)方式
- JTAG方式
- FPGA被动(Passive)方式
FPGA的配置包括3各阶段：复位、配置和初始化
Quartus环境下生成的用于直接配置FPGA和配置芯片（EPCS）的文件分别是什么
JTAG方式利用SOF
AS方式用POF
构成SOPC的三种方案是什么
- 基于FPGA嵌入IP硬核的SOPC系统
- 基于FPGA嵌入IP软核的SOPC系统
- 基于HardCopy技术的SOPC系统
Nios II 处理器系列包括哪三种内核？各自特点
Nios II/f (快速):性能最高，但占用的逻辑资源最多。
Nios II/e (经济):占用的逻辑资源最少，但性能最低。
Nios II/s (标准):平衡的性能和尺寸。NiosII/s内核比第一代的Nios CPU更快，占用的资源更少。
Nios II处理器包括哪些寄存器？各自的功能？有哪三种运行模式
32个通用寄存器，控制寄存器共有6个
三种模式
- 用户模式(User Mode)；
- 超级用户模式(Supervisor Mode) ；
- 调试模式(Debug Mode)
NiosII处理器包括哪些异常？异常判别优先级是什么
异常包括
- 硬件中断
- 软件异常
- 软件陷阱异常
- 未定义指令异常
- 其它异常
优先级
硬件中断、软件陷阱、未定义指令、其它异常
NiosII处理器采用的总线是什么？（答案：Avalon交换式总线）
列举至少三个Nios II处理器常用的外围设备(Peripherals)内核
- 并行输入/输出(PIO)内核SDRAM控制器内核
- CFI(通用Flash)控制器内核
- EPCS控制器内核
- 定时器内核
- UART内核
- JTAG_UART内核
- SPI内核
- DMA内核
Altera提供的SOPC的开发使用的软件是什么？开发的流程
实验一：基于FPGA电路设计
软件：Quartus
实验步骤
- 建立工程；
- 设计输入：
- 全局编译
- 引脚绑定
- 编程下载
实验二：SOPC开发
实验步骤
- 在Quartus下建立工程
- 在Nios II下建立应用软件工程
- 下载运行、调试