- 基于STC12C5A60S2单片机的LED汉字显示系统的设计
lantiandianzi
单片机嵌入式硬件
本设计基于单片机的LED汉字显示装置,该设计以STC12C5A60S2单片机为核心,利用最小系统和多个模块完成设计,包括点阵驱动模块、时钟模块、串口通信模块、红外线接收模块以及LED点阵屏。其中,点阵驱动模块采用74HC245芯片设计完成,结合DS1302时钟芯片完成LED点阵显示屏的汉字与时间显示,使用按键、串口、红外线遥控可以完成时间的实时更新、自定义汉字显示、改变汉字显示颜色、改变汉字滚动方
- 高通SA8295P电源参数解析(一)
空间机器人
高通SA8295学习笔记专栏自动驾驶
解析这些绝对最大额定值涉及了解现代复杂芯片设计中的电源管理、功能模块的电压要求,以及不同的电压域如何协同工作以实现高效能和低功耗。下面将逐步解析这些参数,并解释为什么每个电压域设计成这样,应用的原理以及原因。1.Powersupplyvoltages电源电压这些电源电压是为芯片中不同的功能模块提供的。它们的设计旨在平衡性能、功耗、工艺限制和系统集成。VDD_APC0(1.24V)和VDD_APC1
- 数字芯片中I/O单元及电源domain布局中SIPI的考虑
芯片SIPI设计
芯片设计的物理实施过程通常也简称为布局布线(P&R,Place-and-Route),布局一般被分为布局规划(Floorplan)和标准单元摆放(Place)两个过程。而其中的布局规划是芯片后端物理实现过程的重要环节,其合理性直接影响到芯片的时序收敛、电源稳定程度及其可靠性。布局规划基本理论布局规划是芯片后端设计过程中最初的部分,同时也是很重要的一环,它的设计结果将决定芯片的面积,影响布线资源、时
- 0.91寸OLED迷你音频频谱
九溪弥烟、
音频频谱OLED小型
一、简介音频频谱在最小0.91寸OLED屏幕上显示,小巧玲珑二、应用场景本模块为音频频谱显示模块,用来获取声音频谱并展示频谱,跟随音乐声音律动三、产品概述基于主控芯片设计的将声音采集分析频谱,显示到0.91寸OLED的功能。所有元器件都集成在一块和0.9寸oled大小相同的电路板上,非常小巧精致。四、产品参数供电方式:电池供电供电电压:4.2-5V充电方式:USB充电输入信号:声音输出方式:LED
- 快速、深入理解设计模式的what、why、how
程序猿KIMI
法以立本java设计模式
工作很久,看过很多代码,看过很多源码,发现大部分人对设计模式的理解有偏差,我将从以下几个角度对设计模式进行详细介绍。设计模式是什么设计模式是一种思想,一种结构,一种优秀的思考模式。类比建房子的设计图纸,芯片设计的电路图,同样是建房子,为什么有的可以几百年不倒,有的十几年就要重修,这些至上而下就是细节的体现。架构师的职责就是设计一个公司系统的基础架构,并提供关于怎样建立和维护系统的指导方针。,那具备
- 芯片设计 | 一文读懂,CPU、精简指令集、复杂指令集该如何理解
TrustZone_Hcoco
芯片CPU指令集
如今,芯片相关的话题广受关注,我们经常会听到芯片、CPU架构、ARM架构、芯片研发等相关内容。CPU、指令集、架构、微架构、芯片,这一组概念很容易混淆,经常把人绕进去。那么,到底应该如何理解?CPU、指令集、精简指令集、复杂指令集CPU,也叫中央处理器,是智能设备的大脑。常见的CPU有两种,X86、ARM。前者主要用在电脑里,后者主要用在手机、平板上。那么,这里的X86、Arm指的是什么呢?CPU
- I2C总线及AT24C02读写
ONE_Day|
51单片机单片机c语言51单片机嵌入式硬件
I2C总线介绍I2C总线(InterICBUS)是由Philips公司开发的一种通用数据总线两根通信线:SCL(SerialClock)、SDA(SerialData)同步、半双工,带数据应答通用的I2C总线,可以使各种设备的通信标准统一,对于厂家来说,使用成熟的方案可以缩短芯片设计周期、提高稳定性,对于应用者来说,使用通用的通信协议可以避免学习各种各样的自定义协议,降低了学习和应用的难度I2C电
- 与时共进,芯芯向荣丨纷享销客获时创意“最佳合作伙伴”表彰
纷享销客连接型CRM
纷享动态深圳电子制造软件需求
近日,时创意存储产业园封顶仪式暨成立十五周年庆典在深圳圆满举行。本次盛典以“创意有时·芯芯向RONG”为主题,时创意董事长倪黄忠携全体员工,与政府嘉宾、产业伙伴等1200余人济济一堂,纷享销客也共襄盛举,并荣获【2023年度最佳合作伙伴】表彰!时创意成立于2008年,是一家在存储芯片领域集芯片设计、软固件研发、封装测试、模组生产测试及应用于一体的国家高新技术企业,也是国家专精特新“小巨人”企业,经
- [SSD 测试 1.3] 硬件测试之主控测试用例
元存储
测试用例SSD存储芯片测试
专栏《深入理解SSD》主控制器方面,消费级市场的主要厂商包括三星、英特尔、西部数据、海力士和东芝,他们的产品涵盖了SATA和NvmePcie3.0/4.0接口。而在企业级市场,国内厂商华为海思H181x系列也有存在。在实际速度方面,该速度会受到制程及后端NandFlash接口速率和通道数的影响。1.测试Case主控测试一般集中在芯片流片回来的初期至中期阶段,只会由芯片设计原厂进行测试。通常来讲测试
- RISC-V与ARM
吮指原味张
#其他指令集
参考资料:第五代精简指令集计算机RISC-V你了解多少?ARM与RISC-V架构的区别ARM与RISC-V的恩爱情仇1.ARM1991年ARM公司成立于英国剑桥,早期ARM也自主设计和生产芯片,但由于业绩平平,最后ARM改变了策略,他们不再生产芯片,转而以授权的方式,将芯片设计方案转让给其他公司。ARM有三种授权方式:处理器、POP以及架构授权。ARM架构是一种采用独特的ARM指令集系统、并且根据
- 一. 使用perl对Soc中的digital ip进行lint check
Followex
#perl在ic设计中的应用perllanguageperl硬件架构开发语言
一.使用perl对Soc中的digitalip进行lintcheck1.purpose在SoC芯片设计中,需要用到很多的digitalip。在前端设计来到中后期时,在RTLsignoff之前,需要对rtl进行lintcheck,一般使用的是synopsys家的SpyGlass。如果一个个到对应的ip目录下runSpyGlass软件并查看输出报告是非常费事费力的,而且还不能确定万无一失。因此我们就可
- STM32 与 ARM 的联系
selenia8860
单片机stm32嵌入式硬件
STM32和ARM是两个不同的概念,但它们之间存在一定的联系。STM32是一种微控制器产品,由意法半导体(STMicroelectronics)推出,其内核采用了ARMCortex-M核。ARM是一家英国芯片设计公司,专注于设计和许可处理器架构,而STM32是基于ARMCortex-M核的32位微控制器。因此,可以说STM32是基于ARMCortex-M核的微控制器产品。与通常的ARM处理器相比,
- 台湾制造只知道台积电?起底你不知道的“宝岛台湾”半导体江湖
经纬科技
本文总共约xx字,阅读大约需要x分钟作者|经纬君来源|经纬科技纵横(头条号:经纬科技纵横微信号/百家号:经纬时评)台湾半导体工业强在台积电,这点是公认的。不过台湾可不仅仅只有一家台积电,只是因为它名声太大,把其它的都盖住了。除台积电外还有联电(世界排名第四),力晶(第七),世界先进(第八)。经过数十年的发展,台湾的芯片工业已经形成上下游全产业链布局,涵盖硅晶圆,芯片设计,芯片制造,封测等诸多领域。
- 160亿美元!Wework亏的钱,孙正义从Arm上赚回来,只用了一天
加百力
业界新闻arm开发区块链
Arm最新公布的业绩超出分析师预期,导致其股价周三盘后一度飙升41%。这让孙正义旗下的软银在Arm交易中赚的钱,超过了其在已破产的WeWork上亏损的143亿美元。本周三,芯片设计公司Arm发布公告称,在截至去年12月底的第三财季,Arm销售额为8.24亿美元,高于预期的7.616亿美元;调整后每股收益为0.29美元,高于预期的0.25美元。在截至3月份的三个月营收预计将在8.5亿至9亿美元,分析
- 【芯片设计- RTL 数字逻辑设计入门 16 -- verilog CRC-8 实现】
CodingCos
芯片设计RTL数字逻辑设计扫盲FPGACRC-8verilogCRC-8
CRC校验CRC校验(CyclicRedundancyCheck)是一种用于检测数据传输或存储后是否出现错误的技术。其核心思想是通过发送方和接收方都遵循同一算法生成一个数据块的校验码,然后接收方将其与接收到的数据的校验码进行比较。如果两者一致,那么数据很可能是完整和未受损的;如果不同,那么数据在传输或存储过程中可能发生了错误。简单通俗的介绍:假设你有一本书,你想检查这本书是否完整,没有丢失任何页面
- 【芯片设计- RTL 数字逻辑设计入门 15 -- 函数实现数据大小端转换】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发FPGA大小端转换fpgafunction
文章目录函数实现数据大小端转换函数语法函数使用的规则VerilogandTestbench综合图VCS仿真波形函数实现数据大小端转换在数字芯片设计中,经常把实现特定功能的模块编写成函数,在需要的时候再在主模块中调用,以提高代码的复用性和提高设计的层次,分别后续的修改。请用函数实现一个4bit数据大小端转换的功能。实现对两个不同的输入分别转换并输出。程序的接口信号图如下:使用VerilogHDL实现
- 【芯片设计- RTL 数字逻辑设计入门 12 -- verilog 有符号数加减法】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发有符号数加减法FPGA有符号数加减法
文章目录多功能数据处理器描述verilog无符号数与有符号数8'd100+8'd1558'd100+8'd1568'd100+8'd157verilog代码实现TestBench代码VCS仿真结果多功能数据处理器描述根据指示信号select的不同,对输入信号a,b实现不同的运算。输入信号a,b为8bit有符号数:当select信号为0,输出a;当select信号为1,输出b;当select信号为2
- 【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发三输入数的大小比较
文章目录三输入数的大小比较问题分析verilogcodeTestBenchCode综合图仿真波形图三输入数的大小比较在数字芯片设计中,通常把完成特定功能且相对独立的代码编写成子模块,在需要的时候再在主模块中例化使用,以提高代码的可复用性和设计的层次性,方便后续的修改。请编写一个子模块,将输入两个8bit位宽的变量data_a,data_b,并输出data_a,data_b之中较小的数。并在主模块中
- 【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发PLandPS
文章目录ProgrammableLogicandProcessingSystemPL(ProgrammableLogic)特点PS和PL之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片(SoC)的上下文中,“PL”通常指的是可编程逻辑(ProgrammableLogic)部分,特别是在使用了FPGA(现场可编程门阵列)技术的SoC中。例如
- 【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】
CodingCos
芯片设计RTL数字逻辑设计扫盲generate_forverilogfor
文章目录generate_forverilogcodetestbenchcode仿真波形for循环verilogcode仿真波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句,请使用generata…for语句编写代码,替代该语句,要求不能改变原module的功能。使用VerilogHDL实现以上功能并编写testbench验证。moduletemplate_mo
- 【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现 移位运算与乘法 1】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发
文章目录移位运算与乘法状态机简介SystemVerilog中的测试平台VCS波形仿真阻塞赋值和非阻塞赋值有限状态机(FSM)与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–移位运算与乘法】继续介绍,这里使用状态机来实现。移位运算与乘法已知d为一个8位数,请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效(d给出的信号的上升沿表示写入有效
- 政安晨:示例演绎TensorFlow的官方指南(一){基础知识}
政安晨
政安晨的机器学习笔记Python语言大讲堂TensorFlowEagerExecution演绎官方指南PythonKeras机器学习自动微分
为什么要示例演绎?既然有了官方指南,咱们在官方指南上看看就可以了,为什么还要写示例演绎的文章呢?其实对于初步了解TensorFlow的小伙伴们而言,示例演绎才是最重要的。官方文档已经假定了您已经具备了相当合适的基础知识以及工作/学习环境,而这两点恰恰是很多小伙伴们的差异所在。作者政安晨的工作生涯涉猎很广泛:从半导体芯片设计到硬件与射频通信电路开发,再从汇编语言的片上系统开发,C语言的Linux系统
- 【芯片设计- RTL 数字逻辑设计入门 11 -- 移位运算与乘法】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发移位运算与乘法FPGA
请阅读【嵌入式开发学习必备专栏】文章目录移位运算与乘法VerilogCodeverilog拼接运算符({})TestbenchCodeVCS波形仿真问题小结移位运算与乘法已知d为一个8位数,请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效(d给出的信号的上升沿表示写入有效)可以看到输入D的波形在为6的地方比较特殊,从波形上可以看到它只持续了一个时钟周期,但是out
- 【芯片设计- RTL 数字逻辑设计入门 7 -- 同步复位与异步复位详细介绍】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发
文章目录复位的类型和划分同步复位综合后电路优缺点异步复位优缺点异步复位的时序分析(recoverytime/removaltime)异步复位,同步释放综合后电路优缺点转自:https://blog.csdn.net/qq_40281783/article/details/128969188复位的类型和划分通常,芯片的复位信号分为两大类,全局复位和局部复位;全局复位:能够确保每个寄存器都处于可控的状
- 芯片设计中的ECO
smartvxworks
芯片设计eco芯片芯片设计
如标题所写,我们今天聊一聊IC设计种的ECO。在展开关于ECO的概念之前,我们先大致捋下数字IC设计的流程,有助于我们后面的讨论。数字IC设计流程简述1、确定项目需求根据市场或者芯片功能要求,设计芯片的spec,得到可行的芯片设计方案。2、系统级设计用系统建模语言对各模块进行描述3、前端设计RTL设计、功能仿真、硬件原型验证、电路综合、DFT、STA4、后端设计版图设计、物理验证、后仿真在复杂的设
- STA | 什么是时序图?
准备钟
STA静态时序分析基础STA芯片设计数字后端
1逻辑图芯片设计离不开时序分析。时序分析的对象是如下图这种电路图。这种电路图被称为逻辑图。为了分析方便,用编号在图中标出各个节点。这样就能方便地指出不同的时序路线。时序分析针对的是一段段时序路线。因此,首先需要定位出起始点和终点。什么样的节点可以作为起点和终点呢?2起点和终点起点通常有三种。第一种:芯片的数据输入端口。第二种:时序单元的数据输出端口。第三种:存储器的数据输出端口。类似地,终点也有三
- STA | 什么是min period 最小时钟周期?
准备钟
STA之DRVSTADRV芯片设计数字后端
这是数字芯片设计时序分析之DRV的第6篇,更多DRV文章就在这里。什么是minperiod?Minperiod,也就是最小时钟周期,是DRV检查的一种。Minperiod用于检查时钟电路是否达到了预期的工作频率。如何检查minperiod?minperiod的阈值是通过库文件查询得到的。以下是一个RAM的CLKpin的minperiod的库文件信息。从中可以看出,minperiod的阈值与tran
- STA | 什么是Noise噪声检查?
准备钟
STA之DRVSTADRV芯片设计数字后端
这是数字芯片设计时序分析之DRV的第11篇,更多DRV文章就在这里。什么是噪声(Noise)?在SITiming这篇文章中,我们探讨了考虑串扰情况下的时序延时,其单位为时间(纳秒ns)。而噪声则是考虑串扰情况下的信号抖动,其单位为电压(毫伏mV)。噪声代表了实际电平脱离理想电平的状态,当噪声超出电路的噪声容限时,则会导致电路故障。因此,噪声检查非常重要。噪声包含了Noisearea噪声面积和Noi
- STA | 什么是Cross Talk: SI Timing 时序串扰?
准备钟
后端
本文主要介绍数字芯片设计时序分析中的串扰时序(SITiming)。什么是时序串扰?两根紧挨着的绕线(net)之间存在耦合电容,当一条线进行电平转换的过程中,另一条线也会受到相应的影响。其中第一条线称为攻击端(aggressor),第二根线称为受害端(victim)。当受害端信号保持不变时,攻击端的电平转换会给受害端引入毛刺信号。当受害端的电平转换与攻击端正好一致时,受害端的电平转换过程会加速。当受
- STA | 什么是静态时序分析?
准备钟
STA静态时序分析基础STA芯片设计数字后端
1.时序分析消费电子芯片的性能在不断提升。例如大家所熟知的手机芯片和电脑芯片,每年都在更新。要实现芯片性能的提升,在芯片设计中必须用到的技术是时序分析。时序分析技术使工程师在芯片设计过程中就能够估算芯片的性能。不仅如此,时序分析技术还涉及到芯片能否正常工作。这么厉害的技术是如何实现的呢?2.动态时序分析容易想到的时序分析技术就是针对芯片电路进行时序的模拟仿真。也就是,模拟电路在实际运行时的行为,考
- 插入表主键冲突做更新
a-john
有以下场景:
用户下了一个订单,订单内的内容较多,且来自多表,首次下单的时候,内容可能会不全(部分内容不是必须,出现有些表根本就没有没有该订单的值)。在以后更改订单时,有些内容会更改,有些内容会新增。
问题:
如果在sql语句中执行update操作,在没有数据的表中会出错。如果在逻辑代码中先做查询,查询结果有做更新,没有做插入,这样会将代码复杂化。
解决:
mysql中提供了一个sql语
- Android xml资源文件中@、@android:type、@*、?、@+含义和区别
Cb123456
@+@?@*
一.@代表引用资源
1.引用自定义资源。格式:@[package:]type/name
android:text="@string/hello"
2.引用系统资源。格式:@android:type/name
android:textColor="@android:color/opaque_red"
- 数据结构的基本介绍
天子之骄
数据结构散列表树、图线性结构价格标签
数据结构的基本介绍
数据结构就是数据的组织形式,用一种提前设计好的框架去存取数据,以便更方便,高效的对数据进行增删查改。正确选择合适的数据结构,对软件程序的高效执行的影响作用不亚于算法的设计。此外,在计算机系统中数据结构的作用也是非同小可。例如常常在编程语言中听到的栈,堆等,就是经典的数据结构。
经典的数据结构大致如下:
一:线性数据结构
(1):列表
a
- 通过二维码开放平台的API快速生成二维码
一炮送你回车库
api
现在很多网站都有通过扫二维码用手机连接的功能,联图网(http://www.liantu.com/pingtai/)的二维码开放平台开放了一个生成二维码图片的Api,挺方便使用的。闲着无聊,写了个前台快速生成二维码的方法。
html代码如下:(二维码将生成在这div下)
? 1
&nbs
- ImageIO读取一张图片改变大小
3213213333332132
javaIOimageBufferedImage
package com.demo;
import java.awt.image.BufferedImage;
import java.io.File;
import java.io.IOException;
import javax.imageio.ImageIO;
/**
* @Description 读取一张图片改变大小
* @author FuJianyon
- myeclipse集成svn(一针见血)
7454103
eclipseSVNMyEclipse
&n
- 装箱与拆箱----autoboxing和unboxing
darkranger
J2SE
4.2 自动装箱和拆箱
基本数据(Primitive)类型的自动装箱(autoboxing)、拆箱(unboxing)是自J2SE 5.0开始提供的功能。虽然为您打包基本数据类型提供了方便,但提供方便的同时表示隐藏了细节,建议在能够区分基本数据类型与对象的差别时再使用。
4.2.1 autoboxing和unboxing
在Java中,所有要处理的东西几乎都是对象(Object)
- ajax传统的方式制作ajax
aijuans
Ajax
//这是前台的代码
<%@ page language="java" import="java.util.*" pageEncoding="UTF-8"%> <% String path = request.getContextPath(); String basePath = request.getScheme()+
- 只用jre的eclipse是怎么编译java源文件的?
avords
javaeclipsejdktomcat
eclipse只需要jre就可以运行开发java程序了,也能自动 编译java源代码,但是jre不是java的运行环境么,难道jre中也带有编译工具? 还是eclipse自己实现的?谁能给解释一下呢问题补充:假设系统中没有安装jdk or jre,只在eclipse的目录中有一个jre,那么eclipse会采用该jre,问题是eclipse照样可以编译java源文件,为什么呢?
&nb
- 前端模块化
bee1314
模块化
背景: 前端JavaScript模块化,其实已经不是什么新鲜事了。但是很多的项目还没有真正的使用起来,还处于刀耕火种的野蛮生长阶段。 JavaScript一直缺乏有效的包管理机制,造成了大量的全局变量,大量的方法冲突。我们多么渴望有天能像Java(import),Python (import),Ruby(require)那样写代码。在没有包管理机制的年代,我们是怎么避免所
- 处理百万级以上的数据处理
bijian1013
oraclesql数据库大数据查询
一.处理百万级以上的数据提高查询速度的方法: 1.应尽量避免在 where 子句中使用!=或<>操作符,否则将引擎放弃使用索引而进行全表扫描。
2.对查询进行优化,应尽量避免全表扫描,首先应考虑在 where 及 o
- mac 卸载 java 1.7 或更高版本
征客丶
javaOS
卸载 java 1.7 或更高
sudo rm -rf /Library/Internet\ Plug-Ins/JavaAppletPlugin.plugin
成功执行此命令后,还可以执行 java 与 javac 命令
sudo rm -rf /Library/PreferencePanes/JavaControlPanel.prefPane
成功执行此命令后,还可以执行 java
- 【Spark六十一】Spark Streaming结合Flume、Kafka进行日志分析
bit1129
Stream
第一步,Flume和Kakfa对接,Flume抓取日志,写到Kafka中
第二部,Spark Streaming读取Kafka中的数据,进行实时分析
本文首先使用Kakfa自带的消息处理(脚本)来获取消息,走通Flume和Kafka的对接 1. Flume配置
1. 下载Flume和Kafka集成的插件,下载地址:https://github.com/beyondj2ee/f
- Erlang vs TNSDL
bookjovi
erlang
TNSDL是Nokia内部用于开发电信交换软件的私有语言,是在SDL语言的基础上加以修改而成,TNSDL需翻译成C语言得以编译执行,TNSDL语言中实现了异步并行的特点,当然要完整实现异步并行还需要运行时动态库的支持,异步并行类似于Erlang的process(轻量级进程),TNSDL中则称之为hand,Erlang是基于vm(beam)开发,
- 非常希望有一个预防疲劳的java软件, 预防过劳死和眼睛疲劳,大家一起努力搞一个
ljy325
企业应用
非常希望有一个预防疲劳的java软件,我看新闻和网站,国防科技大学的科学家累死了,太疲劳,老是加班,不休息,经常吃药,吃药根本就没用,根本原因是疲劳过度。我以前做java,那会公司垃圾,老想赶快学习到东西跳槽离开,搞得超负荷,不明理。深圳做软件开发经常累死人,总有不明理的人,有个软件提醒限制很好,可以挽救很多人的生命。
相关新闻:
(1)IT行业成五大疾病重灾区:过劳死平均37.9岁
- 读《研磨设计模式》-代码笔记-原型模式
bylijinnan
java设计模式
声明: 本文只为方便我个人查阅和理解,详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/
/**
* Effective Java 建议使用copy constructor or copy factory来代替clone()方法:
* 1.public Product copy(Product p){}
* 2.publi
- 配置管理---svn工具之权限配置
chenyu19891124
SVN
今天花了大半天的功夫,终于弄懂svn权限配置。下面是今天收获的战绩。
安装完svn后就是在svn中建立版本库,比如我本地的是版本库路径是C:\Repositories\pepos。pepos是我的版本库。在pepos的目录结构
pepos
component
webapps
在conf里面的auth里赋予的权限配置为
[groups]
- 浅谈程序员的数学修养
comsci
设计模式编程算法面试招聘
浅谈程序员的数学修养
- 批量执行 bulk collect与forall用法
daizj
oraclesqlbulk collectforall
BULK COLLECT 子句会批量检索结果,即一次性将结果集绑定到一个集合变量中,并从SQL引擎发送到PL/SQL引擎。通常可以在SELECT INTO、
FETCH INTO以及RETURNING INTO子句中使用BULK COLLECT。本文将逐一描述BULK COLLECT在这几种情形下的用法。
有关FORALL语句的用法请参考:批量SQL之 F
- Linux下使用rsync最快速删除海量文件的方法
dongwei_6688
OS
1、先安装rsync:yum install rsync
2、建立一个空的文件夹:mkdir /tmp/test
3、用rsync删除目标目录:rsync --delete-before -a -H -v --progress --stats /tmp/test/ log/这样我们要删除的log目录就会被清空了,删除的速度会非常快。rsync实际上用的是替换原理,处理数十万个文件也是秒删。
- Yii CModel中rules验证规格
dcj3sjt126com
rulesyiivalidate
Yii cValidator主要用法分析:
yii验证rulesit 分类: Yii yii的rules验证 cValidator主要属性 attributes ,builtInValidators,enableClientValidation,message,on,safe,skipOnError
 
- 基于vagrant的redis主从实验
dcj3sjt126com
vagrant
平台: Mac
工具: Vagrant
系统: Centos6.5
实验目的: Redis主从
实现思路
制作一个基于sentos6.5, 已经安装好reids的box, 添加一个脚本配置从机, 然后作为后面主机从机的基础box
制作sentos6.5+redis的box
mkdir vagrant_redis
cd vagrant_
- Memcached(二)、Centos安装Memcached服务器
frank1234
centosmemcached
一、安装gcc
rpm和yum安装memcached服务器连接没有找到,所以我使用的是make的方式安装,由于make依赖于gcc,所以要先安装gcc
开始安装,命令如下,[color=red][b]顺序一定不能出错[/b][/color]:
建议可以先切换到root用户,不然可能会遇到权限问题:su root 输入密码......
rpm -ivh kernel-head
- Remove Duplicates from Sorted List
hcx2013
remove
Given a sorted linked list, delete all duplicates such that each element appear only once.
For example,Given 1->1->2, return 1->2.Given 1->1->2->3->3, return&
- Spring4新特性——JSR310日期时间API的支持
jinnianshilongnian
spring4
Spring4新特性——泛型限定式依赖注入
Spring4新特性——核心容器的其他改进
Spring4新特性——Web开发的增强
Spring4新特性——集成Bean Validation 1.1(JSR-349)到SpringMVC
Spring4新特性——Groovy Bean定义DSL
Spring4新特性——更好的Java泛型操作API
Spring4新
- 浅谈enum与单例设计模式
247687009
java单例
在JDK1.5之前的单例实现方式有两种(懒汉式和饿汉式并无设计上的区别故看做一种),两者同是私有构
造器,导出静态成员变量,以便调用者访问。
第一种
package singleton;
public class Singleton {
//导出全局成员
public final static Singleton INSTANCE = new S
- 使用switch条件语句需要注意的几点
openwrt
cbreakswitch
1. 当满足条件的case中没有break,程序将依次执行其后的每种条件(包括default)直到遇到break跳出
int main()
{
int n = 1;
switch(n) {
case 1:
printf("--1--\n");
default:
printf("defa
- 配置Spring Mybatis JUnit测试环境的应用上下文
schnell18
springmybatisJUnit
Spring-test模块中的应用上下文和web及spring boot的有很大差异。主要试下来差异有:
单元测试的app context不支持从外部properties文件注入属性
@Value注解不能解析带通配符的路径字符串
解决第一个问题可以配置一个PropertyPlaceholderConfigurer的bean。
第二个问题的具体实例是:
 
- Java 定时任务总结一
tuoni
javaspringtimerquartztimertask
Java定时任务总结 一.从技术上分类大概分为以下三种方式: 1.Java自带的java.util.Timer类,这个类允许你调度一个java.util.TimerTask任务; 说明: java.util.Timer定时器,实际上是个线程,定时执行TimerTask类 &
- 一种防止用户生成内容站点出现商业广告以及非法有害等垃圾信息的方法
yangshangchuan
rank相似度计算文本相似度词袋模型余弦相似度
本文描述了一种在ITEYE博客频道上面出现的新型的商业广告形式及其应对方法,对于其他的用户生成内容站点类型也具有同样的适用性。
最近在ITEYE博客频道上面出现了一种新型的商业广告形式,方法如下:
1、注册多个账号(一般10个以上)。
2、从多个账号中选择一个账号,发表1-2篇博文