▶SDRAM

FPGA学习规划

主要方向分以下个方向：（1）接口通信类：简单通信接口SPI/UART/IIC，复杂一点的SDRSDRAM控制器设计、DDR3MIG的使用、PCIE控制器、Aurora、千兆以太网通信；
cainiaoyizhiyang·2023-04-09 13:30

STM32硬件基础--FMC读写片外SDRAM

【海东青电子原创文章，转载请注明出处：https://www.jianshu.com/p/506b0c696707】在前一篇文章《STM32硬件基础--FSMC》中讨论了FSMC的基本用法，今天来说说FMC。虽然跟FSMC相比，FMC只是少了一个S，但应用难度可是大大增加了。对于连接片外RAM而言，FSMC接的是静态RAM，FMC接的是动态RAM，而控制动态RAM要复杂得多。举个例子：动态RAM需
海东青电子·2023-04-08 17:58

EMC经典问答85问（47-49问）

磁珠是用来吸收超高频信号，象一些RF电路，PLL，振荡电路，含超高频存储器电路（DDRSDRAM，RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用在LC振荡电路，中低频的滤波电路等，
2013crazy·2023-04-08 14:38

Profinet从站开发（2）- ERTEC200P开发套件

开发板的主要部分1）ERTEC200P芯片2）两片16-bit位宽SDRAM3）两片8-bit位
玛丽奥ZJY·2023-04-07 03:26

Profinet从站开发（5）- EB200P step by step （调试PN协议栈）

连接器的方向和位置在程序中启动J-LinkGDBServer按照下图配置JTAG参数，选择最大速率点击OK确认，如果目标板工作正常，会显示如下界面：注意，如果首次调试自己开发的板子可以选择Verifydownload选项，校验SDRAM
芥末博士·2023-04-07 02:09

Profinet从站开发（2）- ERTEC200P开发套件

开发板的主要部分1）ERTEC200P芯片2）两片16-bit位宽SDRAM3）两片8-bit位
芥末博士·2023-04-07 02:09

手机维修之WIFI蓝牙电路

此电压为上盖供电PP1V8_SDRAM。3.36脚为32M时钟信号。image26脚和28脚为形成LDO降压电路，有LDO降压
阳光的大男孩儿·2023-04-06 12:50

14_I.MX6ULL_内存概念DDR3

目录DDR3内存简介何为RAM和ROMSRAM简介SDRAM简介DDR简介DDR3内存简介在正式学习DDR3内存之前,我们要先了解一下DDR内存的发展历史,通过对比SRAM、SDRAM、DDR、DDDR2
Tree-gg·2023-04-06 09:23

DDR基础概念理解

DDR的相关概念有基本认知1.常规名词介绍流程概念理解名词说明BLBurstlength，突发长度，突发是指同一行中相邻的存储单元连续进行数据传输的方式，连续传输所设计到存储单元（列）的数量就是突发长度（SDRAM
And乔·2023-04-04 04:56

DDR基础知识点汇总

文章目录文档推荐DDR颗粒的电路图来源DDR3SDRAM电路结构高清图DDR4SDRAM电路结构高清图DDR3-1866控制器/PHY/颗粒之间的带宽关系channel>DIMM>rank>chip>bank
亓磊·2023-04-04 03:10

（八）DDR_PHY架构及功能——（PUB组成、初始化及Training流程、Clock关系）

模块功能实现初始化总流程2.1、DDR系统初始化流程2.1.1、PLL初始化流程2.1.2、Delayline校准2.1.3、Ddift漂移检测和补偿2.1.4、Impedance阻抗校准2.1.5、SDRAM
SD.ZHAI·2023-04-04 03:05

01.存储介质比较 - RAM、SRAM、SDRAM、ROM、EPROM、EEPROM、Flash

存储器可以分为很多种类，其中根据掉电数据是否丢失可以分为RAM（随机存取存储器）和ROM（只读存储器），其中RAM的访问速度比较快，但掉电后数据会丢失，而ROM掉电后数据不会丢失。ROM(ReadOnlyMemory)和RAM(RandomAccessMemory)指的是半导体存储器。ROM在系统停止供电的时候仍然可以保持数据，而RAM通常都是在掉电之后就丢失数据，典型的RAM就是计算机的内存。R
柏666·2023-04-04 00:13

12.31

DMAFMC→SDRAMFLASHCTDC→LCD→电容屏→DMA2DSDIO→TFDMA直接存储访问内存外设或者内存内存（通道2）（memcpy）的数据搬移流/通道→pr流会有优先级流与通道是绑定的突发传输支持
Zxytop·2023-04-03 22:21

DDR2/3 SDRAM学习笔记

随路时钟概念Dq(数据总线）与Dqs(时钟信号）构成随路时钟。在Dqs上升或下降沿翻转Dq数据总线信号。注意：dq与dqs为双线信号。两个信号都由发送方发送。dqs为数据同步信号。ODT引脚：片上终端电阻，数据线接上拉电阻。DDR与DDR2区别时钟DDR外部IO时钟频率与内部存储时钟频率一致。DDR2外部IO时钟是内部存储时钟频率的两倍。片外驱动调校（OCD）DDR2在初始化过程中配置模式寄存器前
不想秃发·2023-04-03 21:28

硬件设计——DDR

严格的说DDR应该叫DDRSDRAM，人们习惯称为DDR，其中，SDRAM是SynchronousDynamicRandomAccessMemory的缩写，即同步动态随机存取存储器。
FPGA技术联盟·2023-04-03 13:28

BSP概念总结

硬件层：包含CPU、存储器（SDRAM、ROM、Flash等）、通用设备接口和I/O接口（A/D、D/A、I/O等）。其中操作系统和应用程序都可以固化在ROM中。
leesan快点跑·2023-04-03 04:16

嵌入式：BSP的理解

硬件层：包含CPU，存储器(SDRAM，ROM，Flash等),通用设备接口和I/O接口(A/D、D/A、I/O)，其中操作系统和应用程序都可以固话在ROM中。中间层：硬件层与软
John_xx·2023-04-03 03:05

Xinlinx zynq7020国产替代 FMQL20S400 全国产化 ARM 核心板+扩展板

核心板上布了DDR3SDRAM、EMMC、SPIFLASH、以太网PHY芯片等。通
F_white·2023-04-02 12:52

Xilinx UltraScale+ MPSOC（ZU9EG/ZU15EG）高性能 PCIe 数据预处理板

PS端外挂1组72位DDR4SDRAM大容量缓存，PL端外挂2组32位的
F_white·2023-04-02 12:51

KU115 FPGA 高性能万兆光纤网络硬件加速卡 / 2 路 10G 光纤数据加速卡

板卡采用XilinxUltraScale系列FPGA作为主处理器，具有2组72位DDR4SDRAM作为高速缓存，前面板具有2路SFP+光纤收发器，可以提供2x10G的光纤或以太网数据收发能力。
F_white·2023-04-02 12:21

PCIE于 总线架构高性能数据预处理板 / K7 325T FMC接口数据采集传输卡

板载1组独立的64位DDR3SDRAM大容量缓存。该板卡通过搭载不同的FMC子卡，可快速搭建起基于PCIExpre
F_white·2023-04-02 12:43

PCIe 总线架构的 4 路 10G 光纤通道适配器

PCIE730是一款基于PCIExpress总线架构的4路10G光纤通道适配器，板卡具有4通道SFP+万兆光纤接口，x8PCIE主机接口，具有1组64位DDR3SDRAM作为高速缓存，可以实现4通道光纤网络数据的高速采集
北京青翼科技·2023-04-02 09:34

【无标题】 6UVPX 总线架构的高性能实时信号处理

该平台的主处理器XCKU115外挂两组72位DDR4SDRAM，来实现超大容量数据缓存，数据缓存带宽可以
北京青翼科技·2023-04-02 09:04

Xinlinx zynq7045国产替代 FMQL45T900全国产化 ARM 核心板+扩展板

核心板上分布了DDR3SDRAM、EMMC、SPIFLASH、以太网PHY芯片等。通过两个板对板连接器FMC实现PL端I
F_white·2023-04-02 09:59

复旦微的 FMQL45T900+ARM

核心板上分布了DDR3SDRAM、EMMC、SPIFLASH、以太网PHY芯片等。通
北京青翼科技·2023-04-02 09:22

关于Aurix的内存，缓存Cache，PSPR等的理解-（持续更新）

按其结构分为：动态随机存取存储器（DynamicRandomAccessMemory，DRAM），同步动态随机存取内存（synchronousdynamicrandom-accessmemory，简称SDRAM
梅尔文.古·2023-04-01 07:50

Optane+NAND方案势如破竹。

江湖中一直都有你的各种传说和渲染，然而都是浮云，你那令人惊叹的性能，让人错把你认为是SDRAM，这其实已经说明了一切。傲视群雄我独尊，腾云驾雾尔狂奔。不看广告看疗效，错把闪存当内存。傲腾不错。
大话存储·2023-04-01 04:31

u-boot启动详解

1.U-Boot启动流程分析参考文献1超详细分析Bootloader（Uboot）到内核的启动流程1.1U-boot主要目录结构：-board目标板相关文件，主要包含SDRAM、FLASH驱动；-common
迷之印记·2023-03-31 04:16

RAM 和 ROM

RAMreadaccessmemoryROMreadonlymemoryRAMDRAM电容充电，容量大，SDRAM同步大容量存储，DDR双倍速率，双向通道，用作电脑内存SRAM晶体管，速度快，价格贵，用作
jack000·2023-03-29 19:12

12月31日

DMAFMC->SDRAMFLASHCTDC->LCD->电容屏->DMA2DSDIO->TFDMA直接存储访问内存外设或者内存内存（通道2）（memcpy）的数据搬移流（stream）/通道(ch)=
刘冠瑾·2023-03-22 14:39

戏剧工作室活动集锦No2- 阿凡达前传-托鲁克-首次翱翔 live show

通过剧场游戏（dramagames）和过程剧（processdrama）排演，体验从剧本创作到舞台表演的完整戏剧过程。可惜，由于各种突发状况，本期活动我缺席！缺席！缺席了！只能在群里。
Lily铮·2023-03-22 00:24

常用存储器介绍，易失性存储器和非易失性存储器

你以前DE1-SOC上面用的DDR3SDRAM，现在是不是也理解了些，就是RAM，不会再那些名词让你感觉很乱。下面拍自野火
TYINY·2023-03-21 19:53

（待优化修改）vivado DDR4 SDRAM（MIG）（2.2） IP核学习记录

用户界面PAGE1按照图中序号分别记录:1.memorydeviceinterfacespeed确认DDR4的运行时钟，框中填写的是DDR4的单时钟周期。例如，2400PDDR4的时钟速率为1200M，时钟周期为833ps。2.DCICASCADE（数字控制阻抗，digitallycontrolledimpendence）DCICASCADE用于约束单个或多个BANK的输出阻抗，使用该功能时，DD
希言自然也·2023-03-11 20:14

STM32 SDRAM PCB Layout

STM32SDRAM布线概要原文链接层叠1.当设计一个外置SDRAM的板子时，层叠是非常重要的，2层板是不适合新手的，如果你在乎EMI性能的话。
annge·2023-02-07 03:51

为DDR4内存模块连接器选择合适的材料（好文来袭）

支持下一代绿色设计(GreenDesign)的内存器必需满足提高性能，增加功率密度，改进可靠性，降低功耗并避免使用有害物质等诸多要求，这就是今年市场推出最新一代SDRAM计算机内存器DDR4的背景情况。
德索连接器·2023-02-01 10:11

Dash & Lily

LilyIt'sbeenlongsinceIwatchedsuchsweetAmericandramalikeDashandLily.Evenalreadyreadalotaboutthestories,Istillfinditreallywarm-heartedandbeautiful.Theromanceinthisdramaisn'tpurefantasy
鹿來·2023-02-01 02:49

嵌入式培训—01.02

①SDRAM（同步动态随机存储器）（FMC存储管理）（1）行地址和列地址需单独给出；（2）FMC映射地址；②LTDC→LCD控制器（串行）（1）时钟线CLK；（2）数据线RGB888；（3）同步信号：1
SeanAC·2023-01-31 03:47

嵌入式学习笔记20.01.02

FMC用于扩展外部存储器LTDCLCD（帧缓冲）ROMFLASH1MRAMSRAM256KFMC->Norflash,pc卡SRAM（静态，成本高）,SDRAM同步动态随机性存储器（动态，需要定时刷新）
Mo1035·2023-01-30 10:11

计算机组成原理8-主存储器—存储器的校验和访存速度提高措施

3）汉明码的纠错（4）汉明码的纠错过程二、提高访存速度的措施1、单字体系统2、单体改进——>多体并行系统（1）高位交叉——用于存储容量拓展（2）低位交叉——用于带宽访问速度提高3、高性能存储芯片（1）SDRAM
swadian2008·2023-01-29 07:32

ia-vrp系统基础

现在发展版本为vrp8，常用的为vrp5/vrp8文件系统中常用的几种后缀.cc是系统软件的后缀.cfg/.zip/.dat是配置文件的后缀.pat是设备的一种补丁文件.bin是需特殊功能被剪裁的文件存储设备：SDRAM
宜欣·2023-01-28 13:07

嵌入式开发学习之--存储器

提示：本章主要学习几种常见的存储器文章目录前言一、存储器的分类二、RAM存储器2.1、DRAM2.1.1、SDRAM2.1.2、DDRSDRAM2.2SRAM2.3、SRAM与DRAM应用场合三、非易失性存储器
Coder个人博客·2023-01-16 03:35

地平线 J2&J3了解笔记

DDR内存是在SDRAM内存基础上发展而来的，SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输;而DDR内存则是一个时钟周期内传输两次次数据
智驾·2023-01-10 09:25

初识DE2-115（包含光盘demo）

2.存储用的芯片有：2-MbyteSRAM，64-MbyteSDRAM，8-MbyteFlashmemory3.经典IO配置：拥有4
深色瞳孔·2022-12-30 11:26

基于FPGA的目标点的提取与定位系统设计

本课题主要利用CCD摄像机将被测物体（LED光源）的视频信息，进行A/D转换，将模拟信号转换为所需的数字信号，再利用FPGA及外设（如SRAM、SDRAM或FLASH等）进行图像前端数据的平滑、二值化等
fpga和matlab·2022-12-24 16:31

RAM、ROM、SRAM、SSRAM、SDRAM、Flash Memory

RAM:RAM（随机存取存储器）RAM-randomaccessmemory随机存储器。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。按照存储信息的不同，随机存储器又分为静态随机存储器（StaticRAM,SRAM)和动态随机存储器（DynamicRAM,DRAM)。ROM:ROM是只读存储器（Re
robbie1314·2022-12-17 21:17

【硬十宝典】——7.10【动态RAM】内存基础知识（一）——分类

RAM(RandomAccessMemory)随机存储器2、SRAM（StaticRAM）3、SSRAM（SynchronousSRAM）即同步静态随机存取存储器4、DRAM（DynamicRAM）5、SDRAM
攻城狮冲鸭·2022-12-17 21:46

嵌入式实操----基于RT1170 首板硬件之GPIO INPUT调试（十四）

本文主要是通过迁移的思维，记录本人初次使用NXPMCUXpressoSDKAPI进行BSP开发前面调通了SDRAMFlash之后，接下来调试GPIO输入功能，硬件设计如下所示1.首先阅读原理图2.调试过程
嵌入式实操·2022-12-17 16:32

嵌入式实操----基于RT1170 首板硬件之EEPROM AT24C16调试（十五）

本文主要是通过迁移的思维，记录本人初次使用NXPMCUXpressoSDKAPI进行BSP开发前面调通了SDRAMFlashGPIO之后，接下来调试EEPROMAT24C16功能，硬件设计如下所示1.首先阅读原理图针对
嵌入式实操·2022-12-17 16:32

FPGA Verilog视频笔记

最近抽空看了不少教学视频，简单整理一下USB、以太网UDP通信虽然复杂，但是有专门芯片，具体FPGA代码就比较简单SD卡、SDRAM较为复杂，但完全由FPGA驱动，相比之下代码就比较复杂1_开发板综合测试
gzc0319·2022-12-17 14:23

【ZYNQ】IP核_DDR4_SDRAM(MIG)的详细介绍

IP核_DDR4_SDRAM的详细介绍内核架构内存控制器本机接口控制与数据路径控制路径数据路径读写合并重新排序组状态机ECCRMW(Read-Modify-Write)流程ECC模块ERROR地址时延ECC
阿妹有点甜·2022-12-17 09:45
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他