《Xilinx 第26页

Xilinx - FPGA平台以太网接口（二）系统架构

汇总篇：XilinxFPGA平台以太网接口（汇总篇）_子墨祭的博客-CSDN博客_fpga实现以太网接口目录一、系统架构二、MAC层接口一、系统架构基于TOP-DOWN的设计思路，我们首先需要了解基于FPGA

子墨祭·2022-03-23 08:16

Xilinx平台以太网接口（一）TCP/IP基础

本系列文章基于xilinx三速以太网IP进行学习介绍。在完成以太网通信实验之前，必须要对以太网基础知识进行了解。时间充裕的可以看看《图解TCP/IP》作为扫盲。本文重点对以太网帧结构进行介绍。

子墨祭·2022-03-23 08:46

Xilinx FPGA平台以太网接口（汇总篇）

本系列文章基于xilinx的三速以太网IP（tri_mode_ethernet_mac）进行介绍。

子墨祭·2022-03-23 08:16

FPGA设计进阶3--FPGA物理约束

Reference:XilinxFPGA权威设计指南XilinxVivado集成开发环境为设计者提供了通过设置FPGA内对象的属性实现对FPGA内对象进行约束的物理约束。

被选召的孩子·2022-03-23 08:14

Xilinx - FPGA平台以太网接口（三）IP核配置及接口介绍

汇总篇：XilinxFPGA平台以太网接口（汇总篇）_子墨祭的博客-CSDN博客_fpga实现以太网接口目录一、IP核配置二、接口介绍三、补充说明一、IP核配置在有了本系列（一）（二）的基础之后，我们开始进入实操

子墨祭·2022-03-23 08:14

Xilinx MIG IP核app_wdf_rdy信号一直为低

1.1XilinxMIGIP核app_wdf_rdy信号一直为低1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）XilinxMIGIP核app_wdf_rdy信号一直为低；5）结束语

宁静致远dream·2022-03-23 07:35

使用错误的设备树导致linux,Petalinux工程中设备树的介绍

设备树是Petalinuxkernel的关键组件，接下来以2020.1版本为例，为大家介绍一下在XilinxPetalinux工程中的设备树是如何产生，配置以及修改的。

东北爷们儿爱做饭·2022-03-20 00:23

Linux单独编译设备树,开发者分享 | Petalinux 工程中设备树的介绍

本文来自XILINX嵌入式产品应用工程师TerryNi设备树是Petalinuxkernel的关键组件，接下来以2020.1版本为例，为大家介绍一下在XilinxPetalinux工程中的设备树是如何产生

可爱的歌·2022-03-20 00:52

番茄钟的实现（基于Xilinx EGO1学习板）

本项目就是基于XilinxEgo1开发板实现一个计时器，该计时器能实现：25分钟工作倒计时5分钟休息倒计时二、开发板介绍开发板用户手册(提取码：2019)板子搭载了8Mbit的SRAM芯片，对于本程序基本不用考虑内存不够的问题

Mokera·2022-03-15 20:00

C++实现推理, 基于android、ncnn、nano、nx、Xilinx等嵌入式平台

kirin980CPUJetsonNanoJetsonXavierNXJetsonTX2XilinxZCU104ncnnXilinxZCU1041：Onnx-simplifierhttps://github.com

SensorFusion·2022-03-15 07:46

手把手教你移植蜂鸟E203 hbridv2【集创芯来RISC-V杯】

所用开发板：正点原子达芬奇FPGA开发板芯片型号：XilinxArt

·2022-03-07 11:28

DPU-PYNQ使用笔记

/docker_run.shxilinx/vitis-ai2、在训练Pytorch模型时，VitisAI所支持的Pytorch版本是0):print('Youhave',torch.cuda.device_count

XS30·2022-03-07 07:22

PCIE_DMA实例三：Xilinx 7系列(KC705/VC709)FPGA的EDK仿真

这篇博客是应部分网友的要求写的，Xilinx升级到7系列后，原来的pcieip核trn接口统统转换成了axis接口，这可愁坏了之前用xapp1052的朋友，一下子不好用了，该怎么办

是这耀眼的瞬间·2022-03-06 07:34

Xilinx 7系列FPGA PCB设计指导（四）

引言：传输介质的选择，无论是PCB材料还是电缆类型，都会对系统性能产生很大的影响。尽管任何传输介质在GHz频率都是有损的，但本章提供了一些管理信号衰减的指南，以便为给定的应用获得最佳性能。1.信号实际频率信号边缘包含称为谐波的频率分量。每个谐波都是信号频率的倍数，其有效最高频率可以由式1表示：（式1）其中，单位为GHz，为信号上升时间或下降时间中的较小者。通常高速或者低速信号的划分，可以参照式1。

通信电子@FPGA高级工程师·2022-03-05 07:47

手把手教你移植 tinyriscv 到FPGA上

所用开发板：正点原子达芬奇FPGA开发板芯片型号：XilinxArtix-735T一、下载源码tinyriscv官方库链接：https://gitee.com/liangkangnan/tinyriscv

·2022-03-03 13:57

基于XC7Z100+AD9361的双收双发无线电射频板卡

一、板卡概述板卡基于Xilinx公司的SoC架构（ARM+FPGA）的ZYNQ7100芯片和ADI公司高集成度的捷变射频收发器AD9361，实现频谱范围70MHz~6GHz，模拟带宽200KHz~56MHz

硬件研发·2022-02-17 17:00

金额达 500 亿美元，AMD 完成收购赛灵思

经过一年半的时间，AMD在2022年2月14日于官网正式宣布以全股份交易方式完成了对赛灵思（Xilinx）的收购。

小怪兽是我·2022-02-17 13:04

2021-01-21

Zynq7000术语详解相信大家刚看到Zynq手册的时候，对着那么一大堆缩略语肯定是一头雾水，特转来一篇文章，为大家解惑摘要:本文介绍与XILINX的EPP平台成员,ZYNQ芯片相关的缩写术语和含义.与简单翻译术语不同

xiliangzhao·2022-02-16 00:40

EBAZ4205 ZYNQ 7Z010 u-boot & Linux 生成方法记录

使用vivado/XilinxSDK生成.bit和fsbl.elf上一篇文章生成的.bit和fsbl.elf并没有使用到所有的硬件。

kuree·2022-02-15 10:56

Petalinux 2018.2 for Xilinx

1、概述Petalinux是Xilinx公司推出的嵌入式Linux开发套件，包括了LinuxKernel、u-boot、device-tree、rootfs等源码、库，以及Yoctorecipes，可以让客户很方便的生成

WinginCheung·2022-02-10 06:29

开源RISC-V处理器(蜂鸟E203)学习（二）修改FPGA综合环境（移植到自己的Xilinx FPGA板卡）

1.简述首先感谢芯来开源了蜂鸟E203risc-v处理器，提供了比较完整的工程环境、配套的软硬件。但是配套的FPGA板卡实在太贵，对于自费学习的来说是不小的学习成本，而且我也认为完备环境在一定程度上为我们学习提供便利，但反过来说你会忽略很多基本的细节，这部分恰好别人做好的，很多人会陷入一个学习误区，使用命令run一下，再将工程烧写到配套的FPGA跑一跑就觉得学得差不多了，好像没有任何问题，所以我喜

芯王国·2022-02-08 11:13

ise14.7 manage license打不开

问题：安装ise的时候，发现managelicense怎么都打不开解决方法：找到ise的安装路径，我的是安装在D盘，然后找到D:\Xilinx\14.7\ISE_DS\common\bin\nt下的“xlcm.exe

黎涛note·2022-02-07 08:43

FINN（二）框架快速入门指南

BLOG四、EVENTSFINNtutorialatFPGA'21五、EXAMPLES六、Brevitas七、FINN-HLSLIB八、文献参考九、COMMUNITIES十、文档说明一、FINNFINN：是Xilinx

别出BUG求求了·2022-02-04 17:36

基于xilinx 平台的dma调试体会

1.AXI协议介绍XilinxZYNQ或者UltraScale+芯片集成了ARM核和传统FPGA，具有硬件集成度高，ARM和FPGA的通信速率快，外部接口可灵活配置等优点。

FPGA er·2022-02-04 17:50

EBAZ4205 ZYNQ 7Z010 裸机程序NAND固化 JTAG调试方法

EBAZ4205使用XILINXXC7Z010-1CLG400Isoc包含两个硬核ARMA9，以及ARTIX-7逻辑。

kuree·2022-01-21 14:54

快速上手Xilinx DDR3 IP核（2）----MIG IP核的官网例程与读写测试模块（Native接口）

写在前面接上一篇文章（配置MIGIP过程）：快速上手XilinxDDR3IP核（1）----MIGIP核的介绍及配置（Native接口）1、官方例程（exampledesign）在我心中，Xilinx是一家完美的公司

孤独的单刀·2021-12-06 21:44

Xilinx平台SRIO介绍（二）SRIO IP核基础知识

汇总篇：Xilinx平台SRIO介绍（汇总篇）目录前言：SRIO、RapidIO、GT有什么关系？

FPGA大叔·2021-12-01 22:31

Xilinx平台SRIO介绍（一）RapidIO协议介绍

菜鸟到老鸟：会用工具；老鸟到大佬：深入理解原理。——FPGA大叔·沃自己硕得目录一、RapidIO背景介绍二、RapidIO协议概述2.1包与控制符号2.2包格式2.3事务格式与类型2.4消息传递2.5全局共享存储器2.6流量控制2.7串行物理层三、I/O逻辑操作与包格式3.1引言3.2请求包格式3.3响应包格式3.4常用的I/O逻辑操作事务四、维护操作与包格式五、消息操作与包格式5.1引言5.2

FPGA大叔·2021-12-01 22:57

Xilinx平台SRIO介绍（汇总篇）

——FPGA大叔·沃自己硕得目录前言一、SRIO扫盲篇——RapidIO协议简介二、Xilinx平台SRIO-IP核基础知识三、SRIO时钟篇四、SRIOIP核配置使用教程五、示例工程ExampleDesign

FPGA大叔·2021-11-29 20:17

带你快速入门AXI4总线--AXI4-Full篇（3）----XILINX AXI4-Full接口IP源码仿真分析（Master接口）

带你快速入门AXI4总线--AXI4-Full篇（2）----XILINXAXI4-Full接口IP源码仿真分析（Slave接口）https://blog.csdn.net/wuzhikaidetb/article

孤独的单刀·2021-11-29 20:00

XIlinx MIG 控制DDR3 SO-DIMM内存条（二）：MIG IP核学习

目录1简介2IP核自定义2.1设置IP核参数2.1.1PinCompatibleFPGAs2.1.2MemorySelection2.1.3ControllerOptions2.1.4AXIParameter2.1.5MemoryOptions2.1.6FPGAOptions2.1.7ExtendedFPGAOptions2.1.8IOPlanningOptions2.1.9PinSelectio

w0shishabi·2021-11-28 22:56

带你快速入门AXI4总线--AXI4-Full篇（2）----XILINX AXI4-Full接口IP源码仿真分析（Slave接口）

写在前面打包2个AXI4-Full接口的IP（一主一从），来对其提供的仿真和原始代码学习一番。限于篇幅，将分2篇文章写完，本文写AXI4-Full接口。AXI4-Full接口的源码基本与AXI4-Lite接口的源码一致，不过多了突发传输控制的相关信号，建议配合AXI4-Lite接口源码分析文章一并查看，有助于理解。带你快速入门AXI4总线--汇总篇（直达链接）https://wuzhikai.bl

孤独的单刀·2021-11-28 21:16

Xilinx FPGA平台GTX简易使用教程（五）GTX收发测试及示例工程介绍

汇总篇：XilinxFPGA平台GTX简易使用教程（汇总篇）目录前言一、示例工程ExampleDesign1.1gtx_support模块1.1.1gt_usrclk_source1.1.2gt_common1.1.3gt_common_reset1.2frame_gen1.3frame_check

FPGA大叔·2021-11-28 15:53

Xilinx FPGA平台GTX简易使用教程（四）GTX IP核配置教程

干货来了，GTX核配置，搬砖全靠它~~汇总篇：XilinxFPGA平台GTX简易使用教程（汇总篇）目录前言一、GTXIP核配置界面1.1第一页配置1.2第二页配置1.3第三页配置1.4第四页配置1.5第五页配置

FPGA大叔·2021-11-27 12:27

Xilinx FPGA平台GTX简易使用教程（三）GTX复位与初始化

汇总篇：XilinxFPGA平台GTX简易使用教程（汇总篇）目录前言一、复位与初始化二、复位模式三、CPLL复位四、QPLL复位五、GTXTX初始化与复位5.1GTXTX复位和初始化的端口信号5.2GTXTX

FPGA大叔·2021-11-27 00:07

《Xilinx - UG471中文翻译》（汇总篇）

看到英文手册，内心是虚的，但是真正看进去的时候，发现都是“纸老虎”目录前言一、《Xilinx-UG471中文翻译》（1）IDELAYE2原语介绍二、《Xilinx-UG471中文翻译》（2）ISERDESE2

FPGA大叔·2021-11-26 00:15

《Xilinx - UG471中文翻译》（3）OSERDESE2原语介绍

希望有一天，把Xilinx文档翻译个遍，，，膨胀了目录一、前言二、输出（并-转-串）逻辑资源2.1数据（并-转-串）转换器2.23-StateParallel-to-SerialConversion三、

FPGA大叔·2021-11-25 23:28

带你快速入门AXI4总线--AXI4-Lite篇（2）----XILINX AXI4-Lite接口IP源码仿真分析（Slave接口）

写在前面在AXIS篇中，我们打包了2个AXI4-Stream接口的IP（一主一从）（带你快速入门AXI4总线--AXI4-Stream篇（2）----XILINXAXI4-Stream接口IP源码仿真分析

孤独的单刀·2021-11-25 20:00

Xilinx FPGA平台GTX简易使用教程（二）GTX时钟篇

汇总篇：XilinxFPGA平台GTX简易使用教程（汇总篇）目录一、参考时钟1.1收发测试能跑起来的基本参考时钟设置1.2继续了解时钟，走着1.3单个外部参考时钟使用情形1.4多个外部参考时钟使用情形1.5QPLL

FPGA大叔·2021-11-24 22:00

基于xilinx vivado的XADC IP设置使用详解

基于xilinxvivado的XADCIP设置使用详解目录1XADC概述2引用3XADC端口4XADCIP设置5IP的例程代码的使用6Chanel输出值的含义即寄存器输出含义7采集外部信号时需要的注意事项

风中月隐·2021-11-24 14:59

Xilinx FPGA平台GTX简易使用教程（一）GTX基础知识

汇总篇：XilinxFPGA平台GTX简易使用教程（汇总篇）目录一、什么是GTX？二、Quad/Channel三、PMA与PCS四、GTX收发处理流程五、其他内容一、什么是GTX？

FPGA大叔·2021-11-22 22:18

快速入门AXI4总线（2）----XILINX AXI4-Stream接口IP源码仿真分析

1、带AXIS接口的自定义IPVivado在打包IP核的时候提供了AXI4-Stream的接口，接下来分别例化两个IP，一个MASTER，一个SLAVE。将两个接口直接相连，观察Vivado提供的例程，来观察AXI4-Stream的具体实现过程。手把手教你打包一个自己的VivadoIP核https://blog.csdn.net/wuzhikaidetb/article/details/12121

孤独的单刀·2021-11-22 20:40

Xilinx FPGA平台GTX简易使用教程（汇总篇）

目录一、GTX必备基础知识二、时钟篇三、复位与初始化四、GTXIP核配置介绍五、GTX收发测试六、后记一、GTX必备基础知识虽说搬砖只需要会用IP就行，但是为了把砖搬好，还是需要了解一些必备姿势的：XilinxFPGA

FPGA大叔·2021-11-21 16:25

米联客FDMA及其控制器代码逐行讲解，全网最细，不接受反驳

米联客FDMA及其控制器代码逐行讲解，全网最细，不接受反驳对于做图像处理的兄弟来说，图像缓存是基本操作，一般是图像三帧缓存于DDR3，然后再读出显示，DDR3操作很复杂，所以Xilinx官方出了个MIG

健康奶·2021-11-16 14:41

沧小海笔记汇总

1、深入剖析xilinx的GTP/GTX核，掌握高速串行收发机制——目录2、xilinxsrio核的学习记录之目录3、基于xilinx的三速以太网相关知识的学习与理解4、《xapp523》串行通信方案介绍

沧小海的FPGA·2021-11-13 19:10

沧小海笔记之xilinx 7系列的时钟架构（下）

四、时钟资源介绍4.1BUFGBUFG在“Device”中如图2-1-1所示，其中它有多种模式可根据需求来选择使用，可以实现将时钟传递到FPGA中的各种资源，具体架构在上文已做阐述，本文就对BUFG本身特性进行详细的说明。如下图是关于BUFG的所有原语，主要分为两个部分，一部分是带有各种功能的BUFG，另一种是用于时钟选择的BUFGMUX，这部分内容在《UG472》和》《UG768》均有介绍。1、

沧小海的FPGA·2021-11-13 19:25

沧小海笔记之XILINX 7系列的时钟架构（上）

目录一、概述二、时钟资源三、时钟路由资源与架构一、概述该文章主要是对《ug472》内容的理解和延伸，ug472主要讲的是7系列FPGA的时钟架构。一般我们根据原理图将时钟引入，通过PLL或MMCM产生所需时钟就可劲用了，除非有了时序违规或者特殊要求才去注意下，否则我们是不关心时钟在FPGA内部是怎样干活的，似乎也并没什么问题。但总有用到的时候，而且作为对FPGA整体框架的一部分，我们也应该了解下F

沧小海的FPGA·2021-11-13 19:05

Xilinx FPGA平台DDR3设计保姆式教程（5）DDR3仿真篇

汇总篇：XilinxFPGA平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了目录一、ExampleDesign二、添加仿真文件三、Testbench的编写一、ExampleDesign每当我们例化了一个

FPGA大叔·2021-11-13 14:44

Xilinx官方AXI4_LITE_slave源码解析，little white的自我认知

Xilinx官方AXI4_LITE源码解析，littlewhite的自我认知AXI4_LITE是一个简单协议，用来配置一些寄存器，官方给出了源码，获取方式如下：总线包括Master和Slave两种模式，

健康奶·2021-11-10 13:56

Xilinx平台DDR3设计保姆式教程（3）MIG IP核使用教程及DDR读写时序

干货来了，用DDR搬砖，只需要会用IP就好，Xilinx官方YYDS！

FPGA大叔·2021-11-09 21:01

推荐频道

《Xilinx