初探verilog

跟着小K开始零基础Python量化分析之旅 3: 初探数据世界 —— Pandas与数据清洗的武林秘笈

第三章：初探数据世界——Pandas与数据清洗的武林秘笈在量化江湖中，数据正如武林秘籍中的内功心法，必须先打好基础，才能施展后续高深武技。
山海青风·2025-02-25 23:43

6. 示例：用mailbox实现生产者-消费者模型

生产者-消费者模型2示例三：生产者-消费者模型3示例四：生产者-消费者模型41.完整代码示例2.仿真步骤3.关键代码解析4.波形与日志分析5.常见问题与解决6.扩展练习前言以下是一个完整的SystemVerilog
啄缘之间·2025-02-25 16:27

【Verilog--Procedures】

Verilog--Procedures1.4Procedures1.4.0CombVSClocked1.4.1always-if1.4.1.1Avoidlatches1.4.2case【博客首发于微信公众号
中古传奇·2025-02-25 10:45

Linux下VCS与Verdi联合仿真（Verilog与VHDL混仿）

1.介绍本篇简单介绍一下如何通过VCS与Verdi实现混合仿真，在学习过程中也遇到了很多头疼的问题，因此通过一些例子简要总结一下，当然，也希望对各位小伙伴有所帮助。很多公司ASIC设计所使用的还是更加专业的EDA软件，即Synopsys下的VCS、Verdi这种（Vivado大多针对于自家FPGA），VCS编译速度极快，仿真效率高，Verdi支持信号追溯、无缝增加信号波形等功能。2.使用环境：Li
超能力MAX·2025-02-25 08:29

FPGA基础知识----第三章 第2节 综合和仿真

第2节综合和仿真2.1综合Verilog是硬件描述语言，顾名思义，就是用代码的形式描述硬件的功能，最终在硬件电路上实现该功能。
原来如此呀·2025-02-24 02:26

LLaMA-Factory|微调大语言模型初探索(3)，qlora微调deepseek记录

前言  上篇文章记录了使用lora微调llama-1b，微调成功，但是微调llama-8b显存爆炸，这次尝试使用qlora来尝试微调参数体量更大的大语言模型，看看64G显存的极限在哪里。1.WhyQLora?QLoRA在模型加载阶段通过4-bit量化大幅减少了模型权重的显存占用。QLoRA通过反量化到BF16进行训练，在保持计算精度的同时，进一步节省显存和提高效率。QLoRA在加载、训练、以及权重
闻道且行之·2025-02-24 01:49

（14）FPGA与GPU区别

入门与提升课程介绍3）FPGA简介4）FPGA与GPU区别5）技术交流6）参考资料2FPGA入门与提升课程介绍1）FPGA入门与提升文章目的是为了让想学FPGA的小伙伴快速入门以及能力提升；2）FPGA基础知识；3）VerilogHDL
宁静致远dream·2025-02-24 01:18

lattice hdl实现spi接口

展示了如何在Lattice工具链中使用HDL语言（例如Verilog）来配置SPI接口：lattice工程顶层：spi_slave_top.v`timescale1ns/1psmodulespi_slave_top
寒听雪落·2025-02-23 21:53

OceanBase 初探学习历程之二——操作系统参数最佳实践

本文章分享OB操作系统参数最佳实践值，相关参数部分来自PK项目得知，仅供参考，实际参数设置仍需结合现有设备条件及业务系统特点是否有必要如此设置，但我任务大部分场景均可用（仅本人个人观点）。1、磁盘配置[root@ob2~]#cat/etc/fstab##/etc/fstab#CreatedbyanacondaonThuAug1809:03:092022##Accessiblefilesystems
羽书飞影·2025-02-23 19:09

关于红队方面的学习资料

域安全浅析-基础概念及历史漏洞分析内网渗透TIPS域渗透初探高持续渗透系列课程高级攻防100课100课等经典攻防教材红蓝方攻防手册优秀红队资源列表
Sumarua·2025-02-23 10:02

verilog基础知识

一，Verilog和VHDL区别全世界高层次数字系统设计领域中，应用Verilog和VHDL的比率是80％和20％；这两种语言都是用于数字电路系统设计的硬件描述语言，而且都已经是IEEE的标准。
寒听雪落·2025-02-22 19:32

OceanBase 初探学习历程之——安装部署

一、介绍OceanBase数据库是一个原生的分布式关系数据库，它是完全由阿里巴巴和蚂蚁集团自主研发的项目。OceanBase数据库构建在通用服务器集群上，基于Paxos协议和分布式架构，提供金融级高可用和线性伸缩能力，不依赖特定硬件架构，具备高可用、线性扩展、高性能、低成本等核心技术优势。OceanBase数据库具有如下特点：高可用单服务器故障能够自愈，支持跨城多机房容灾，数据零丢失，可满足金融行
羽书飞影·2025-02-22 10:22

大学实验课设无忧 ------ 基于FPGA动态数码管数字时钟

该设计基于XilinxFPGA开发板，使用VerilogHDL编写代码，适合初学者学习和参考。
FPGA猫·2025-02-21 02:00

FPGA设计怎么学？薪资前景好吗？

数字前端设计必备技能1、熟悉数字电路设计2、熟悉Verilog或VHDL3、熟悉异步电路设计4、熟悉FIFO的设计5、熟悉UNIX系统及其工具的使用6、熟悉脚本语言Perl、Shell、Tcl等7、熟悉
博览鸿蒙·2025-02-20 20:47

《沙雕传奇》手游官网：爆笑冒险，传奇之旅等你开启！

以下是一些建议，帮助玩家更好地体验这款游戏：一、游戏初探与角色创建官网注册与下载：首先，前往《沙雕传奇》手游官网进行注册和下载。确保下载的是官方正版游戏，以避免遇到安全问题或盗版内容。
林舟Jie·2025-02-20 19:00

Golang的代码结构规划

项目结构初探在开始编写Golang代码之前，我们首先需要了解一个标准的项目结构。一个典型的Golang项目结构包括以下几个目录：包含项
苹果酱0567·2025-02-17 22:07

[Verilog]带使能端的级联BCD码计数器 - 以时钟计数器为例

问题描述//模块声明moduletop_module(inputclk,inputreset,inputena,outputpm,output[7:0]hh,output[7:0]mm,output[7:0]ss);前置知识:BCD码:将十进制数的每一位(0~9)按序,用4位2进制数表示Decimal=[3:0]Binary(78)10=(0111,1000)BCDDecimal=[3:0]\Bi
Jason_Tye·2025-02-16 17:14

（15-3）DeepSeek混合专家模型初探：模型微调

3.4模型微调在本项目中，微调脚本文件finetune.py提供了一套全面的工具，用于对DeepSeek-MoE预训练语言模型进行微调。支持加载特定任务的数据、对数据进行预处理和编码，以及通过多种配置选项（如LoRA量化、分布式训练等）对模型进行高效训练。用户可以根据自己的需求，通过命令行参数或配置文件调整微调策略，以优化模型在特定任务或数据集上的性能。3.4.1微调原理在DeepSeek-MoE
码农三叔·2025-02-16 16:35

[Verilog]模块实例化驱动的理解

笔者在复习刷题HDLBits时,对模块实例化时,接口的驱动有了更深理解.问题描述实现100位的带涟漪进位(ripple-carry)的全加器处理过程这是一个纯组合逻辑电路,除了可能在CombinationalBlocksalways@(*)中进行的赋值外,无需reg,所以默认的wire类型不予显式.首先实现单位全加器full_addermodulefadd(inputa;inputb;inputc
Jason_Tye·2025-02-16 15:57

WebView - 混合App - Hybrid App

HybridApp开发初探：使用WebView装载页面http://www.infoq.com/cn/articles/hybrid-app-development-combathttps://developer.telerik.com
a19576·2025-02-15 11:20

UMLS初探

什么是UMLSUMLS（UnifiedMedicalLanguageSystem，统一医学语言系统），简单来说就是将不同的医学标准统一到一套体系的系统，主要为了医疗系统的统一而构建出的。UMLS的主要组成部分Metathesaurus：一个包含多个医学术语系统的元数据库，旨在统一和映射不同来源的医学概念。SemanticNetwork：一个包含语义分类和关系的网络。它可以帮助用户识别概念之间的语义
愉悦的麻婆豆腐·2025-02-15 02:42

- `always @(posedge opt_txclk)` 触发后，调用内部有 `@(posedge opt_txclk)`的task

Verilog的事件调度机制always@(posedgeopt_txclk)每当opt_txclk出现上升沿时，always块会被触发，进入执行状态。任务中的@(posedgeopt_txcl
零度随想·2025-02-13 08:41

大语言模型原理与工程实践：初探大语言模型

大语言模型原理与工程实践：初探大语言模型作者：禅与计算机程序设计艺术/ZenandtheArtofComputerProgramming关键词：大语言模型，机器学习，自然语言处理，深度学习，工程实践1.
AI天才研究院·2025-02-11 17:04

探索iOS开发语言基础与Xcode工具：从零开始构建你的第一个iOS应用

1.1.1变量和常量1.1.2数据类型1.1.3控制流1.1.4函数1.1.5类和结构体1.2Objective-C语言基础1.2.1语法和数据类型1.2.2控制流1.2.3函数和方法1.2.4类和对象2.初探
concisedistinct·2025-02-11 01:28

超说网络NO.3 | 深入了解网络的分层体系结构

系列文章超说网络NO.2|深入了解计算机网络：网络边缘、网络核心、接入网和物理媒体超说网络NO.1|计算机网络基础知识，初探网络协议概述超说网络NO
chaochao️·2025-02-10 21:59

均薪23W还缺人，FPGA工程师到底有多重要?

FPGA工程师的核心职责FPGA工程师主要负责FPGA的开发、调试和优化，具体包括：逻辑设计与实现：使用Verilog/VHDL等硬件描述语
博览鸿蒙·2025-02-10 20:22

ai大模型学习和实践

ai大模型学习和实践一、初探大模型：起源与发展1、预热篇：解码注意力机制1.1注意力机制最早是在哪个领域得到应用的1.2以下哪些方法被用于处理序列数据？
编程ID·2025-02-10 07:26

Verilog 实现 FPGA 复杂算法的案例

有许多利用Verilog实现FPGA复杂算法的案例。例如，有一个项目是在FPGA中用Verilog实现开方运算。
百态老人·2025-02-09 14:55

XY2-100协议解析

前言XY2-100及XY2-100-E协议被广泛地应用于激光振镜的控制中，本文将从激光振镜控制原理，接口引脚定义，协议时序，以及verilog代码实现实现这几个角度展开本文。
李逍遥lzx·2025-02-09 14:51

XY2-100的Verilog实现

xy2_100.vmodulexy2_100(inputclk,inputtx_init,//当产生上升沿时，开始发数据inputwire[15:0]x_pos,inputwire[15:0]y_pos,inputwire[15:0]z_pos,outputclk_2MHz_o,//输出2MHz时钟outputsync_o,outputx_ch_o,outputy_ch_o,outputz_ch_
csdn_gddf102384398·2025-02-09 13:15

【了不起的芯片底层】-verilog设计实例

序列检测器作用：从一串码流中检测出指定序列10010，监测到一个序列后就输出一个高电平。设计状态转换机制：初始是IDLE态，然后输入1后进入A状态，输出0；输入0依然保持IDLE，输出0；在A状态，输入0进入B状态，输出0；输入1进入F中间态，输出0；在B状态，输入0进入C状态，输出0；输入1进入G中间态，输出0；.....以此类推所有状态。一共8个状态，需要3位记录状态的寄存器，实现代码如下：/
huxixi_2·2025-02-08 11:00

Verilog 语法篇 硬件描述语言

Verilog是一种硬件描述语言，用于设计、模拟和综合数字电路和系统。它主要用于描述ASIC（专用集成电路）或FPGA（现场可编程门阵列）等硬件设备的结构和行为。
7yewh·2025-02-08 10:56

【Verilog中的function和task可综合用法】

Verilog中的function和task用法1概念1.1VS1.2function1.3task1.4示例【博客首发于微信公众号《漫谈芯片与编程》，欢迎专注一下，多谢大家】在Verilog中，function
中古传奇·2025-02-08 09:15

Java 8 Lambda表达式详解：从入门到实践

文章目录1.引言：告别匿名内部类，拥抱Lambda2.Lambda表达式初探：匿名函数的魅力2.1什么是Lambda？
全端工程师·2025-02-08 02:00

用skimage学习数字图像处理（003）：Skimage各模块初探（中）

本节将简要介绍skimage扩展库，重点介绍各个模块的功能，大家可以将其作为一个手册来查询。这是中篇，主要介绍几个算法类的子库，包括：metrics（评价指标）、transform（几何变换）、exposure（点变换）、filter（滤波）、restoration（复原）、morphology（形态学）等模块，这些内容对应图像处理领域中的底层技术。本篇文档约8000字。目录2.3算法类模块2.3
Jason 2008·2025-02-08 01:52

deepseek大模型-初探

引言：许多专家学者们对深度学习的工具属性日益敏感，并逐步分成了两派，一派觉得深度学习并不可靠，可能用来做一做行业应用尚可，但是对于科学问题的探索并不可靠；另一方面，大模型虽然精准性不足，但是在帮助人们理解和学习新知识以及做一些简单的规划任务上展现出惊人潜力！本博客针对最近爆火的小米创始人雷军引进deepseek主要开发者一事，初步探究了deepseek大模型。1.小米AI大模型团队引进事件根据最近
Robo-网络矿产提炼工·2025-02-08 00:43

Python中的可视化设计与UI界面

Python中的可视化设计与UI界面开场白：视觉的力量Python中的UI设计之旅：从构思到实现初探PythonUI库：Tkinter的魅力深入实战：Kivy框架的应用玩转GUI：PyQt5的高级特性可视化设计
master_chenchengg·2025-02-07 12:30

Verilog基础（三）：过程

过程(Procedures)-Always块–组合逻辑(Alwaysblocks–Combinational)由于数字电路是由电线相连的逻辑门组成的，所以任何电路都可以表示为模块和赋值语句的某种组合.然而，有时这不是描述电路最方便的方法.两种alwaysblock是十分有用的：组合逻辑：always@(*)时序逻辑：always@(posedgeclk)always@(*)就相当于赋值语句–ass
TrustZone_·2025-02-06 17:52

验证工具：VCS简要教程

我们主要使用的工具将是VCS（Verilog编译器仿真器）和VirSim，后者是VCS的图形用户界面，用于调试和查看波形。
TrustZone_·2025-02-06 06:03

首版Git源码初探——Linux之父在malloc之后也忘了free啦？

LinusTorvalds无疑是开源软件界最具影响力的人物之一。作为Linux内核的创始人，他因技术贡献赢得了尊敬，但也常因口无遮拦的言辞引发争议。Linus对代码质量的要求极其严苛，也许正是因为自信能够写出完美的代码，才让他有底气挖苦和讽刺其他开发者吧。Linus写出的代码到底能有多么精简、多么高深、多么优雅、多么健壮……？可能很多程序员都对此充满好奇。Linux内核的代码显然过于复杂，不适合“
·2025-02-06 01:54

验证工具：VCS与Verdi介绍

VCSVCS，全称VerilogCompileSimulator，是Synopsys公司的一款Verilog仿真工具。
TrustZone_·2025-02-05 20:23

Verilog基础（五）：时序逻辑

时序逻辑(SequentialLogin)锁存器与触发器-D-触发器(Dflip-flops)D-触发器可以存储一个bit数据并根据时钟信号周期的更新数据，一般是由正边沿触发.D-触发器由逻辑合成器(Logicsynthesizer)在使用"Alwaysblock"时创建(参见AlwaysBlock2).D-触发器是"组合逻辑块之后连接触发器"的最简单形式，其中组合逻辑部分只是一个wire类型变量
TrustZone_·2025-02-05 20:19

编程AI深度实战：自己的AI，必会LangChain

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-05 18:09

（16）System Verilog联合体union详解

（16）SystemVerilog联合体union详解1.1目录1）目录2）FPGA简介3）SystemVerilog简介4）SystemVerilog联合体union详解5）结语1.2FPGA简介FPGA
宁静致远dream·2025-02-05 04:58

FPGA约束：如何生成时钟多路复用器及时钟约束？

本文将介绍如何使用VerilogHDL编写时钟多路复用器，并为其生成合适的时钟约束。时钟多路复用器的实现代码如下所示：moduleclk_mux#(paramet
编码实践·2025-02-05 02:39

SystemVerilog模块定义例化及接口

今天我们主要跟随《漫游》模块定义例化（7.2节）及接口（7.3节）模块定义及例化这里，我们主要强调一个地方，就是参数化及宏的使用。在实际项目中，参数化是和宏是非常常用的。在设计中，我们要求所有变量都要通过宏来表示，没有宏名称表示的数字，我们会戏称其为“魔鬼数字”，因为其含义需要追溯才能理解，不便于调试及模块代码传承。但是验证环境中，由于需要兼顾效率，所以要求没有这么严格。接口这里，我们一定是采用连
pilxpi·2025-02-04 23:50

php项目书,PHP 从入门到项目实践(超值版)

封面页书名页版权页内容简介前言PREFACE第1篇基础知识第1章步入PHP编程世界——PHP初探1.1走进PHP语言1.1.1什么是PHP1.1.2PHP语言的优势1.2认识Web服务器1.2.1什么是
weixin_42128015·2025-02-04 17:35

编程AI深度实战：使用 tree sitter 构建更好的代码库地图

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-04 14:09

编程AI深度实战：让verilog不再是 AI 的小众语言

系列文章：编程AI深度实战：私有模型deepseekr1，必会ollama-CSDN博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客
relis·2025-02-04 14:08

编程AI深度实战：给vim装上AI

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-04 13:33
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他