初探verilog

Golang的代码结构规划

项目结构初探在开始编写Golang代码之前，我们首先需要了解一个标准的项目结构。一个典型的Golang项目结构包括以下几个目录：包含项
苹果酱0567·2025-02-17 22:07

[Verilog]带使能端的级联BCD码计数器 - 以时钟计数器为例

问题描述//模块声明moduletop_module(inputclk,inputreset,inputena,outputpm,output[7:0]hh,output[7:0]mm,output[7:0]ss);前置知识:BCD码:将十进制数的每一位(0~9)按序,用4位2进制数表示Decimal=[3:0]Binary(78)10=(0111,1000)BCDDecimal=[3:0]\Bi
Jason_Tye·2025-02-16 17:14

（15-3）DeepSeek混合专家模型初探：模型微调

3.4模型微调在本项目中，微调脚本文件finetune.py提供了一套全面的工具，用于对DeepSeek-MoE预训练语言模型进行微调。支持加载特定任务的数据、对数据进行预处理和编码，以及通过多种配置选项（如LoRA量化、分布式训练等）对模型进行高效训练。用户可以根据自己的需求，通过命令行参数或配置文件调整微调策略，以优化模型在特定任务或数据集上的性能。3.4.1微调原理在DeepSeek-MoE
码农三叔·2025-02-16 16:35

[Verilog]模块实例化驱动的理解

笔者在复习刷题HDLBits时,对模块实例化时,接口的驱动有了更深理解.问题描述实现100位的带涟漪进位(ripple-carry)的全加器处理过程这是一个纯组合逻辑电路,除了可能在CombinationalBlocksalways@(*)中进行的赋值外,无需reg,所以默认的wire类型不予显式.首先实现单位全加器full_addermodulefadd(inputa;inputb;inputc
Jason_Tye·2025-02-16 15:57

WebView - 混合App - Hybrid App

HybridApp开发初探：使用WebView装载页面http://www.infoq.com/cn/articles/hybrid-app-development-combathttps://developer.telerik.com
a19576·2025-02-15 11:20

UMLS初探

什么是UMLSUMLS（UnifiedMedicalLanguageSystem，统一医学语言系统），简单来说就是将不同的医学标准统一到一套体系的系统，主要为了医疗系统的统一而构建出的。UMLS的主要组成部分Metathesaurus：一个包含多个医学术语系统的元数据库，旨在统一和映射不同来源的医学概念。SemanticNetwork：一个包含语义分类和关系的网络。它可以帮助用户识别概念之间的语义
愉悦的麻婆豆腐·2025-02-15 02:42

- `always @(posedge opt_txclk)` 触发后，调用内部有 `@(posedge opt_txclk)`的task

Verilog的事件调度机制always@(posedgeopt_txclk)每当opt_txclk出现上升沿时，always块会被触发，进入执行状态。任务中的@(posedgeopt_txcl
零度随想·2025-02-13 08:41

大语言模型原理与工程实践：初探大语言模型

大语言模型原理与工程实践：初探大语言模型作者：禅与计算机程序设计艺术/ZenandtheArtofComputerProgramming关键词：大语言模型，机器学习，自然语言处理，深度学习，工程实践1.
AI天才研究院·2025-02-11 17:04

探索iOS开发语言基础与Xcode工具：从零开始构建你的第一个iOS应用

1.1.1变量和常量1.1.2数据类型1.1.3控制流1.1.4函数1.1.5类和结构体1.2Objective-C语言基础1.2.1语法和数据类型1.2.2控制流1.2.3函数和方法1.2.4类和对象2.初探
concisedistinct·2025-02-11 01:28

超说网络NO.3 | 深入了解网络的分层体系结构

系列文章超说网络NO.2|深入了解计算机网络：网络边缘、网络核心、接入网和物理媒体超说网络NO.1|计算机网络基础知识，初探网络协议概述超说网络NO
chaochao️·2025-02-10 21:59

均薪23W还缺人，FPGA工程师到底有多重要?

FPGA工程师的核心职责FPGA工程师主要负责FPGA的开发、调试和优化，具体包括：逻辑设计与实现：使用Verilog/VHDL等硬件描述语
博览鸿蒙·2025-02-10 20:22

ai大模型学习和实践

ai大模型学习和实践一、初探大模型：起源与发展1、预热篇：解码注意力机制1.1注意力机制最早是在哪个领域得到应用的1.2以下哪些方法被用于处理序列数据？
编程ID·2025-02-10 07:26

Verilog 实现 FPGA 复杂算法的案例

有许多利用Verilog实现FPGA复杂算法的案例。例如，有一个项目是在FPGA中用Verilog实现开方运算。
百态老人·2025-02-09 14:55

XY2-100协议解析

前言XY2-100及XY2-100-E协议被广泛地应用于激光振镜的控制中，本文将从激光振镜控制原理，接口引脚定义，协议时序，以及verilog代码实现实现这几个角度展开本文。
李逍遥lzx·2025-02-09 14:51

XY2-100的Verilog实现

xy2_100.vmodulexy2_100(inputclk,inputtx_init,//当产生上升沿时，开始发数据inputwire[15:0]x_pos,inputwire[15:0]y_pos,inputwire[15:0]z_pos,outputclk_2MHz_o,//输出2MHz时钟outputsync_o,outputx_ch_o,outputy_ch_o,outputz_ch_
csdn_gddf102384398·2025-02-09 13:15

【了不起的芯片底层】-verilog设计实例

序列检测器作用：从一串码流中检测出指定序列10010，监测到一个序列后就输出一个高电平。设计状态转换机制：初始是IDLE态，然后输入1后进入A状态，输出0；输入0依然保持IDLE，输出0；在A状态，输入0进入B状态，输出0；输入1进入F中间态，输出0；在B状态，输入0进入C状态，输出0；输入1进入G中间态，输出0；.....以此类推所有状态。一共8个状态，需要3位记录状态的寄存器，实现代码如下：/
huxixi_2·2025-02-08 11:00

Verilog 语法篇 硬件描述语言

Verilog是一种硬件描述语言，用于设计、模拟和综合数字电路和系统。它主要用于描述ASIC（专用集成电路）或FPGA（现场可编程门阵列）等硬件设备的结构和行为。
7yewh·2025-02-08 10:56

【Verilog中的function和task可综合用法】

Verilog中的function和task用法1概念1.1VS1.2function1.3task1.4示例【博客首发于微信公众号《漫谈芯片与编程》，欢迎专注一下，多谢大家】在Verilog中，function
中古传奇·2025-02-08 09:15

Java 8 Lambda表达式详解：从入门到实践

文章目录1.引言：告别匿名内部类，拥抱Lambda2.Lambda表达式初探：匿名函数的魅力2.1什么是Lambda？
全端工程师·2025-02-08 02:00

用skimage学习数字图像处理（003）：Skimage各模块初探（中）

本节将简要介绍skimage扩展库，重点介绍各个模块的功能，大家可以将其作为一个手册来查询。这是中篇，主要介绍几个算法类的子库，包括：metrics（评价指标）、transform（几何变换）、exposure（点变换）、filter（滤波）、restoration（复原）、morphology（形态学）等模块，这些内容对应图像处理领域中的底层技术。本篇文档约8000字。目录2.3算法类模块2.3
Jason 2008·2025-02-08 01:52

deepseek大模型-初探

引言：许多专家学者们对深度学习的工具属性日益敏感，并逐步分成了两派，一派觉得深度学习并不可靠，可能用来做一做行业应用尚可，但是对于科学问题的探索并不可靠；另一方面，大模型虽然精准性不足，但是在帮助人们理解和学习新知识以及做一些简单的规划任务上展现出惊人潜力！本博客针对最近爆火的小米创始人雷军引进deepseek主要开发者一事，初步探究了deepseek大模型。1.小米AI大模型团队引进事件根据最近
Robo-网络矿产提炼工·2025-02-08 00:43

Python中的可视化设计与UI界面

Python中的可视化设计与UI界面开场白：视觉的力量Python中的UI设计之旅：从构思到实现初探PythonUI库：Tkinter的魅力深入实战：Kivy框架的应用玩转GUI：PyQt5的高级特性可视化设计
master_chenchengg·2025-02-07 12:30

Verilog基础（三）：过程

过程(Procedures)-Always块–组合逻辑(Alwaysblocks–Combinational)由于数字电路是由电线相连的逻辑门组成的，所以任何电路都可以表示为模块和赋值语句的某种组合.然而，有时这不是描述电路最方便的方法.两种alwaysblock是十分有用的：组合逻辑：always@(*)时序逻辑：always@(posedgeclk)always@(*)就相当于赋值语句–ass
TrustZone_·2025-02-06 17:52

验证工具：VCS简要教程

我们主要使用的工具将是VCS（Verilog编译器仿真器）和VirSim，后者是VCS的图形用户界面，用于调试和查看波形。
TrustZone_·2025-02-06 06:03

首版Git源码初探——Linux之父在malloc之后也忘了free啦？

LinusTorvalds无疑是开源软件界最具影响力的人物之一。作为Linux内核的创始人，他因技术贡献赢得了尊敬，但也常因口无遮拦的言辞引发争议。Linus对代码质量的要求极其严苛，也许正是因为自信能够写出完美的代码，才让他有底气挖苦和讽刺其他开发者吧。Linus写出的代码到底能有多么精简、多么高深、多么优雅、多么健壮……？可能很多程序员都对此充满好奇。Linux内核的代码显然过于复杂，不适合“
·2025-02-06 01:54

验证工具：VCS与Verdi介绍

VCSVCS，全称VerilogCompileSimulator，是Synopsys公司的一款Verilog仿真工具。
TrustZone_·2025-02-05 20:23

Verilog基础（五）：时序逻辑

时序逻辑(SequentialLogin)锁存器与触发器-D-触发器(Dflip-flops)D-触发器可以存储一个bit数据并根据时钟信号周期的更新数据，一般是由正边沿触发.D-触发器由逻辑合成器(Logicsynthesizer)在使用"Alwaysblock"时创建(参见AlwaysBlock2).D-触发器是"组合逻辑块之后连接触发器"的最简单形式，其中组合逻辑部分只是一个wire类型变量
TrustZone_·2025-02-05 20:19

编程AI深度实战：自己的AI，必会LangChain

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-05 18:09

（16）System Verilog联合体union详解

（16）SystemVerilog联合体union详解1.1目录1）目录2）FPGA简介3）SystemVerilog简介4）SystemVerilog联合体union详解5）结语1.2FPGA简介FPGA
宁静致远dream·2025-02-05 04:58

FPGA约束：如何生成时钟多路复用器及时钟约束？

本文将介绍如何使用VerilogHDL编写时钟多路复用器，并为其生成合适的时钟约束。时钟多路复用器的实现代码如下所示：moduleclk_mux#(paramet
编码实践·2025-02-05 02:39

SystemVerilog模块定义例化及接口

今天我们主要跟随《漫游》模块定义例化（7.2节）及接口（7.3节）模块定义及例化这里，我们主要强调一个地方，就是参数化及宏的使用。在实际项目中，参数化是和宏是非常常用的。在设计中，我们要求所有变量都要通过宏来表示，没有宏名称表示的数字，我们会戏称其为“魔鬼数字”，因为其含义需要追溯才能理解，不便于调试及模块代码传承。但是验证环境中，由于需要兼顾效率，所以要求没有这么严格。接口这里，我们一定是采用连
pilxpi·2025-02-04 23:50

php项目书,PHP 从入门到项目实践(超值版)

封面页书名页版权页内容简介前言PREFACE第1篇基础知识第1章步入PHP编程世界——PHP初探1.1走进PHP语言1.1.1什么是PHP1.1.2PHP语言的优势1.2认识Web服务器1.2.1什么是
weixin_42128015·2025-02-04 17:35

编程AI深度实战：使用 tree sitter 构建更好的代码库地图

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-04 14:09

编程AI深度实战：让verilog不再是 AI 的小众语言

系列文章：编程AI深度实战：私有模型deepseekr1，必会ollama-CSDN博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客
relis·2025-02-04 14:08

编程AI深度实战：给vim装上AI

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-04 13:33

初探FastAPI：从Flask到FastAPI的入门指南

FastAPI和Flask是两个非常流行的PythonWeb框架，它们都提供了强大的功能和易用性，但在某些方面有所不同。本文将介绍FastAPI的基本概念和用法，并通过比较Flask和FastAPI的相似之处来帮助你更好地理解FastAPI。什么是FastAPI？FastAPI是一个现代化的PythonWeb框架，它旨在提供高性能、易用性和可靠性。它基于Python3.7+的类型提示和异步编程特性
WqxEditor·2025-02-04 08:50

Go+gRPC-Gateway(V2) 微服务实战，小程序登录鉴权服务(四)：客户端强类型约束，自动生成 API TS 类型定义...

系列云原生API网关，gRPC-GatewayV2初探Go+gRPC-Gateway(V2)构建微服务实战系列，小程序登录鉴权服务：第一篇Go+gRPC-Gateway(V2)构建微服务实战系列，小程序登录鉴权服务
为为少·2025-02-04 03:14

【gRPC-gateway】初探grpc网关，插件安装，默认实现，go案例

grpc-gatewayhttps://github.com/grpc-ecosystem/grpc-gateway作用通过反向代理的方式，将grpcserver接口转为http+jsonapi使用场景向后兼容支持grpc不支持的语言或客户端单纯用grpc实现的服务端代码，只能用grpc客户端调用，（比如用gRPC官方提供的Go、Python、Java等SDK进行调用）现实开发中，不是所有客户端都
{⌐■_■}·2025-02-04 03:42

SystemVerilog变量的符号

过年这几天，偷懒了，没有认真创作，但是素材收集了一些，今天专门聊聊变量的符号，我们只从书中的一个点来切入。引用《漫游》原文：从仿真器得到的结果是：如果按照有符号和无符号的类型划分，那么可以将常见的变量类型划分为：·有符号类型：byte、shortint、int、longint、integer。·无符号类型：bit、logic、reg、net-type（如wire、tri）。上文的“signed_v
pilxpi·2025-02-03 23:05

nios ii FIFO读取FPGA数据交互实验1

最终的硬件verilog代码如下（部分代码需要在生成Qsys文件之后才能编译通过）：modulework(CLOCK_50,KEY,SW,LEDR);inputCLOCK_50
尼德兰的喵·2025-02-03 22:05

初探Linux CPU动态调频与实测

关于本文主要涉及LinuxCPUFreq子系统是什么，为什么需要，怎么用。并解决在实际测试中遇到的三个问题：scaling_governor没有userspace的问题。/proc/cpuinfo与cpuinfo_cur_freq显示频率不同。无法针对单个核心调频并使一个CPU下的不同的核心运行在不同的频率下。参考资料Linux2.6内核中的最新电源管理技术综述_CPUFreqLinux动态频率调
He11o_Liu·2025-02-03 04:32

第14篇：2线-4线译码器

用Verilog过程结构always表示部分代码：使用DE2-115开发
Terasic友晶科技·2025-02-03 02:50

【教程4＞第5章＞第22节】基于FPGA的Gardner环实现——时偏误差检测模块

入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB/Simulink联合开发入门与进阶X例》目录1.软件版本2.时偏误差检测模块的FPGA实现2.1原理回顾2.2verilog
fpga和matlab·2025-02-03 00:26

ESP32-C3 学习测试 蓝牙 篇（二、蓝牙调试APP、开发板手机连接初体验）_esp32蓝牙app 添加应用

目录前言1、蓝牙手机调试工具2、ESP-IDF中示例的选择3、ESP32-C3BLE与手机连接初探结语前言距离上一次玩ESP32-C3的板子也有一段时间了，其实都是因为时间安排不过来，最近挤出了一点时间
2501_90252715·2025-02-02 19:00

B/S系统开发初探

看完牛腩老师的[新闻发布系统]，也算是初探B/S模式开发门目了。
我是一道光_·2025-02-02 01:21

[系统安全] 六十一.恶意软件分析 (12)LLM赋能Lark工具提取XLM代码的抽象语法树（初探）

您可能之前看到过我写的类似文章，为什么还要重复撰写呢？只是想更好地帮助初学者了解病毒逆向分析和系统安全，更加成体系且不破坏之前的系列。因此，我重新开设了这个专栏，准备系统整理和深入学习系统安全、逆向分析和恶意代码检测，“系统安全”系列文章会更加聚焦，更加系统，更加深入，也是作者的慢慢成长史。换专业确实挺难的，逆向分析也是块硬骨头，但我也试试，看看自己未来四年究竟能将它学到什么程度，漫漫长征路，偏向
Eastmount·2025-02-02 01:20

[车联网安全自学篇] Car Hacking之CAN总线初探

也许每个人出生的时候都以为这世界都是为他一个人而存在的，当他发现自己错的时候，他便开始长大少走了弯路，也就错过了风景，无论如何，感谢经历0x01前言在汽车制造商不断完善和推进车辆系统的同时，对底层网络的需求进一步增加。为了打造智能汽车，越来越多的零部件在一辆汽车中相互连接。这导致基于标准化技术构建的专用且通常是专有的汽车协议。这些协议中的大多数都基于总线协议：这种总线网络中的所有网络节点都使用单个
橙留香Park·2025-02-01 18:59

监控易：智慧高校一体化综合运维解决方案

新冠疫情发生以来，线上线下教育模式的初探，促使学校、家长和社会对于教育信息化认识产生巨大的转变。伴随着云计算和物联网的发展，教育已经开启了一个全新的时代。
MXsoft618·2025-02-01 13:15

verilog中+：和-：用法

verilog中的+：和-:用法在Verilog中，+:和-:是用于部分选择的操作符，它们通常用来选择一个向量中的一部分，或者进行位的切片操作。+:用于从指定起始位向右选取一定数量的位。
snow每天都要好好学习·2025-02-01 06:21

Verilog系统函数实现单精度float、双精度doble浮点类型和整型之间互相转换

标准verilog支持双精度double类型和十六进制64位数据相互转换，使用$realtobits和$bitstoreal系统函数使用示例：//test_tb.v`timescale1ns/1psmoduletest_tb
whik1194·2025-01-30 12:53
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他