初探verilog

逆向爬虫-筑基篇-第二层-壹-计算机网络和因特网-007

第二层网络初探计算机网络和因特网分层体系架构之喻人类社会复杂如斯，航空旅行亦然。票务代理、行李安检、登机引导、飞行员驾驶、飞机飞行，乃至全球导航系统，无不交织成一庞杂网络。
蓝花楹下·2025-06-07 15:52

中央处理器（CPU）深度解剖：从晶体管到指令执行的魔法之旅

通过数据通路、控制单元、流水线三大核心拆解CPU工作原理，附Verilog代码和现代处理器黑科技。
摘取一颗天上星️·2025-06-05 22:13

Neo4j 初探 —— 图数据库的概念与架构

目录一、概念讲解（一）图数据库的诞生背景（二）图数据库与传统数据库的区别（三）Neo4j的核心概念二、Neo4j的架构（一）存储层（二）查询引擎层（三）事务层（四）网络接口层三、Neo4j安装与配置（一）在Windows系统下的安装（二）在Linux系统下的安装（三）Neo4j浏览器的使用四、Neo4j的应用场景（一）社交网络分析（二）推荐系统（三）知识图谱（四）欺诈检测五、注意事项（一）数据模型
CarlowZJ·2025-06-05 03:29

Golang学习之旅

Golang学习之旅：初探Go语言的奥秘在当今这个快速发展的技术时代，编程语言层出不穷，每一种都有其独特的魅力和适用场景。作为一名对技术充满热情的开发者，我一直在探索新的知识，以提升自己的编程技能。
余厌厌厌·2025-06-03 23:51

SystemVerilog—semaphore和mailbox为什么要使用new?

SystemVerilog中semaphore（旗语）和mailbox（信箱）需要通过new()方法进行实例化的原因，主要与其面向对象的设计特性、动态内存管理及线程安全需求相关。
余大大.·2025-06-03 12:35

日志异常检测初探

常用日志异常识别算法，LogClass算法是基于有数据标签的场景（即哪些日志是正常的，哪些日志是异常的）；DeepLog是无监督的方法，不需要提前准备数据标签；日志的根因定位算法FOCUS，是基于系统日志快速分析是什么条件造成了响应时延增加；SyslogDigest是专门针对网络设备的syslog进行分析的算法，可从原始syslog产生有实际含义的、可按优先级排序的网络事件；FT-tree是一种通
Mark_Aussie·2025-06-03 04:38

AMBA_APB_SRAM 项目常见问题解决方案

AMBA_APB_SRAMAMBAv.3APBv.1SpecificationComplaintSlaveSRAMCoredesignandtestbench.ThetestbenchisdevelopedusingSystemVerilogandUVMandcanbeusedasstandaloneVerificationIP
仰书唯Elise·2025-06-03 00:33

医疗多模态共情推理与学习一体化网络构成初探

1引言：多模态共情推理的概念内涵与技术背景在当今医疗人工智能领域，多模态共情推理正逐步成为突破临床决策支持系统瓶颈的关键范式。这一技术通过融合认知共情与情感共情的双重机制，模拟人类医生的综合诊断思维过程，实现对患者全方位健康状态的深度理解。医疗环境中的共情不仅包含对患者生理指标、病史数据等结构化信息的理性分析（认知共情），还涵盖对患者心理状态、主观感受等非结构化信息的情感共鸣（情感共情）。这种双重
Allen_Lyb·2025-06-02 08:42

【实战分享】TensorRT+LLM：大模型推理性能优化初探

TensorRT-LLM初体验千呼万唤始出来，备受期待的Tensorrt-LLM终于发布，发布版本0.5.0。github:https://github.com/NVIDIA/TensorRT-LLM/tree/main1.介绍TensorRT-LLM可以视为TensorRT和FastTransformer的结合体，旨为大模型推理加速而生。1.1丰富的优化特性除了FastTransformer对T
fengbeely·2025-06-01 06:02

如何使用VCS+XA加密verilog和spice网表

如果要交付verilog，但是需要对方进行VCS仿真，那么可以用以下方法：一、基于编译指令的局部加密适用场景：需精确控制加密范围（如仅加密核心算法或敏感逻辑）。
芯语新源·2025-05-31 21:04

互联网大厂Java面试：从Spring Boot到微服务架构的实践与挑战

互联网大厂Java面试：从SpringBoot到微服务架构的实践与挑战第一轮：初探Spring生态与基本框架应用面试官："我们公司主要使用SpringBoot进行微服务开发。
三个蔡·2025-05-29 04:38

【芯片设计- RTL 数字逻辑设计入门 14.1 -- SRAM RTL 实现举例】

文章目录定义结构说明分解讲解举例说明示例1：构建一个256x32的存储器示例2：构建一个1024x64的存储器小结：使用场景本文将详细说明verilog存储器是如何定义的，比如reg[DATA_WIDTH
主公讲 ARM·2025-05-28 16:16

uart verilog 三段式状态机

topmoduletop_uart(//clkandrst_ninputwiresys_clk,inputwiresys_rst_n,//startsendflaginputwireflag_send,//inputdatainputwire[7:0]in_data,//outputdataoutputwire[7:0]rx_data,outputwireflag_rx,//outputtxout
一条九漏鱼·2025-05-27 01:22

Python硬核革命：从微控制器到FPGA的深度开发指南

1.重新定义硬件开发：Python的颠覆性突破传统硬件开发长期被C/C++和Verilog/VHDL统治，但Python正通过两条路径改变这一格局：1.1微控制器领域的MicroPython革命完整Python3.4
蓑笠翁001·2025-05-25 01:50

数字FPGA开发方向，该如何做好职业规划？

语言类Verilog/VHDLSystemVerilog（主要用于设计而非验证）Tc
IC与FPGA设计·2025-05-24 06:16

使用modelsim进行Verilog仿真（包含testbench编写）

系列文章目录那啥书接上回FPGAverilog入门文章目录系列文章目录前言一、Modelsim工程新建二、Testbench脚本编写三、仿真总结前言上一次在FPGAverilog入门中说到使用quartusII
学术萌新·2025-05-24 06:14

关于systemverilog中在task中使用force语句的注意事项

先看下面的代码moduletop(data);logicclk;inoutdata;logictemp;logicsampale_data;logic[7:0]data_rec;tasksend_data(input[7:0]da);begin@(posedgeclk);#1;forcedata=da[7];$display(data);@(posedgeclk);#1;forcedata=da[
一只迷茫的小狗·2025-05-24 06:12

Modelsim的入门使用和Verilog编写

Modelsim的简单工程创建和代码编写和编译仿真：【FPGA】Modelsim的使用方法_modelsim使用教程-CSDN博客Verilog语法和逻辑简单入门：Verilog语法-数字电路教程三态门符号和简称
aloneboyooo·2025-05-24 06:40

规则联动引擎GoRules初探

背景说明嵌入式设备随着物联网在生活和生产中不断渗透而渐渐多起来，数据的采集、处理、分析在设备侧的自定义配置越来越重要。一个可通过图形化配置的数据处理过程，对于加速嵌入式设备的功能开发愈发重要。作为一个嵌入式软件从业者，笔者一直在寻找合适的、低代码的规则联动软件。之后发现了GoRules开源项目，上周日经过尝试，编译通过了官方文档中的示例，借此机会对这一规则引擎做简要的说明。图形化绘制决策表GoRu
塵觴葉·2025-05-23 13:15

FPGA设计需要学什么？

首先来看看FPGA设计岗位需要掌握的技能：掌握Linux常用命令，熟悉Vi/Vim编辑器；掌握数字电路基础，熟悉门电路，掌握组合逻辑和时序逻辑电路；掌握Verilog基础语法，熟悉Verilog任务与函数
IC与FPGA设计·2025-05-22 08:11

小白入门FPGA设计，如何快速学习？

什么“时序逻辑”“Verilog”“Vivado”，仿佛一夜之间掉进了电子黑魔法的深坑。但真相是——FPGA，其实没有你想得那么难。只是你需要一套适合小白体质的学习方法，走对第一步，就能少走很多弯路。
IC与FPGA设计·2025-05-21 15:47

【IC】FPGA和ASIC的区别

在制造之后，用户可以使用硬件描述语言（如VHDL或Verilog）对其进行编程和配置。这种可编程性允许FPGA在不同应用场景中进行多次配置，适应不同的功能需求。
守月满空山雪照窗·2025-05-20 19:34

ASIC和FPGA，到底应该选择哪个？

很多初学者会觉得“同样都是写Verilog的，ASIC和FPGA没什么不同”，其实并不是这样。那么，面对项目设计需求，**FPGA和ASIC应如何选择？**接下来宸极教育带你
博览鸿蒙·2025-05-20 18:01

32、跨平台咒语—— React Native初探

一、时空晶体架构（核心原理）1.量子组件桥接协议//原生组件映射  →iOSUIView/AndroidViewGroup  →UILabel/TextView 魔法特性：•JavaScriptCore引擎：通过V8/Hermes引擎执行JS逻辑，构建跨平台抽象渲染树•原生桥接层：JS代码与原生UI组件形成量子纠缠，自动转换为iOS/Android原生视图•Flexbox布局引擎：弹性布局系统适配
进取星辰·2025-05-19 18:25

互联网大厂Java面试：从Spring Boot到微服务的技术问答全解析

互联网大厂Java面试：从SpringBoot到微服务的技术问答全解析第一轮：初探SpringBoot与基本开发面试官：“我们公司正在开发一个本地生活服务的应用，用户可以通过App查看附近的餐馆并下单。
码农~明哥·2025-05-19 09:55

【教程4＞第7章＞第8节】基于FPGA的Viterbi维特比译码verilog实现——幸存路径存储单元

目录1.软件版本2.幸存路径存储单元模块FPGA实现概述3.幸存路径存储单元模块的FPGA实现4.总结欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB/Simulink联合开发入门与进阶X例》
fpga和matlab·2025-05-18 20:56

SystemVerilog中的断言(Assertion)

1.简介SystemVerilog断言（SVA）主要是用于验证设计的行为，其主要功能有两点：在特定条件或事件序列的故障上生成警告或错误；收集功能覆盖率的数据。
请叫我去学习5555·2025-05-16 10:05

Verilog中forever的用法

在Verilog中，forever是一个循环语句，它会不断重复执行其中的代码块，直到模拟器停止。
漂洋过海的鱼儿·2025-05-16 03:45

Vivado中可新建的工程类型解析

以下是Vivado中可新建的工程类型解析，按用途和场景分类说明：1.RTLProject（RTL工程）用途：从零开始基于RTL代码（Verilog/VHDL）设计FPGA逻辑，覆盖完整开发流程。
漂洋过海的鱼儿·2025-05-16 03:42

System Verilog 断言， SVA

SystemVerilogAssertion（SVA）作为一种强大的硬件验证技术应运而生，它为硬件设计验证提供了一种高效、准确的方式。
范吉民(DY Young)·2025-05-15 22:38

【systemverilog】学习笔记--断言篇

【systemverilog】学习笔记--断言篇断言1：判断信号值断言1：判断信号值CHECK_VALUE:assertproperty(@(posedgeclk)disableiff(!
跛子拜·2025-05-15 22:07

基于FPGA的车速检测系统仿真设计与实现

通过Verilog硬件描述语言编写系统代码，并利用ModelSim进行功能仿真，在QuartusII中完成综合与布局布线。经过仿真测试，该
赵谨言·2025-05-15 22:37

Flutter Weekly Issue 69

教程京东技术中心Flutter实践之路他把闲鱼APP长列表流畅度翻了倍（良心教程）Flutter中的TreeShaking机制初探（科普文）FlutterNavigator2.0完全指南与原理解析深入进阶
脉脉不嘚語·2025-05-14 21:46

Verilog代码优化技巧

Verilog代码优化技巧：1.条件b为TRUE时，将c赋值给a;always@(posedgefclkornegedgefrstn)if(!
皮皮宽·2025-05-13 21:33

verilog的LUT资源优化

今天在写代码的时候发现，LUT资源使用很多，实际上都是写的时候代入很多写软件的思维，有一些坏习惯需要更改，比如乘2的n次方的时候可以用左移右移来代替就能省下很多LUT资源
footprintk·2025-05-13 21:33

verilog 面积优化

面积优化文章目录面积优化前言一、优化技巧1.1操作符方面的节省1.1.1运算符的使用1.1.2操作符平衡1.1.3打破流水线1.1.4资源共享1.2功能模块的共享1.3复位对面积的影响1.4从器件的角度总结前言面积优化就是尽可能的减少门电路资源的消耗一、优化技巧1.1操作符方面的节省1.1.1运算符的使用尽可能的只使用：+：-：*：>>：<<1.1.2操作符平衡用括号来乘，如result<=(ab
cycf·2025-05-13 20:03

基于赛灵思FPGAcsg324100T芯片，外接pmod模块实现危险距离警报

1.实验目的利用NEXYSA7及verilog代码制作危险距离报警器，借助pmod模块MaxSonar实现测距功能，可能的应用场景有：倒车入库的刮蹭警示；对汽车视野盲区的检测，以防误伤儿童；极端天气的水位警报功能
俺不是西瓜太郎´•ﻌ•`·2025-05-11 13:30

FPGA实战项目1——坦克大战

FPGA实战项目1——坦克大战根据模块化思想，可将此任务简单的进行模块拆分：系统原理，模块划分，硬件架构，算法支持，Verilog实现框架一，系统总体原理1.核心设计思想硬件并行处理：利用FPGA的并行特性
霖00·2025-05-11 12:23

（36）Verilog实现RAM【双端口】

（36）Verilog实现RAM【双端口】1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）Verilog实现RAM【双端口】5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray
宁静致远dream·2025-05-10 22:54

SoC的架构解析

前言：通过一个SoC项目实例，了解SoC的架构，初探数字系统设计流程；花最短的时间，走最少的弯路，学最多的IC验证技术知识。
Arvin 有点菜·2025-05-10 20:07

verilog中的timescale用法

timescale是VerilogHDL中的一种时间尺度预编译指令，它用来定义模块的仿真时的时间单位和时间精度。
斐非韭·2025-05-10 18:56

学习使用Vivado和SDK进行Xilinx ZYNQ FPGA开发 | （十二）Verilog程序设计举例 | 2023.11.6/星期一/天气晴

系列文章目录专栏系列文章：学习XilinxZYNQFPGA开发文章目录系列文章目录摘要一、设计思路二、创建Verilog源文件三、编写Verilog源程序或门模块my_or2.v半加器模块h_adder.v
杨肉师傅·2025-05-10 15:39

python零基础之js2py(java script to python)

js2py1.什么是js2py2.js2py初探2.1在python中执行js代码2.2把js代码翻译成python代码2.3在js代码中使用函数1.什么是js2py将JavaScript转换为Python
kingx3·2025-05-10 13:28

IC验证面试经验分享——Verilog篇

–改自歌曲《如果可以》（内心os：挥手错的才能和对的相拥）IC验证面试经验分享Verilog篇1.同步复位、异步复位、异步复位同步释放2.亚稳态1）建立时间，保持时间2）亚稳态的
大小姐在学习·2025-05-10 06:39

FPGA Verilog 单芯片控制双AD7606芯片

FPGAVerilog单芯片控制双AD7606芯片前言一、模式选择二、AD7606FPGA实现1.ad7606部分2.数据发送3.实际仿真图（上板验证后也正确）前言控制双ad7606的目的是因为所需要的通道数
ThreeYear_s·2025-05-09 12:39

CPU0 verilog代码全注释

//https://www.francisz.cn/download/IEEE_Standard_1800-2012%20SystemVerilog.pdf//configuablevaluebelow
silenci·2025-05-09 07:03

初探RAG

源码核心工作流程读取文件的内容将内容保存在向量数据库检索向量数据库用户的问题用户问题+上下文【向量数据】=>LLM读取文件内容【pdf为例】frompdfminer.high_levelimportextract_pagesfrompdfminer.layoutimportLTTextContainerclassPDFFileLoader():def__init__(self,file)->Non
今天也想MK代码·2025-05-09 05:22

【芯片设计- RTL 数字逻辑设计入门 4.1 -- verilog 组合逻辑和时序逻辑延时比较】

文章目录Overview时间线简单示意Overview我们来详细分析下面这段RTLCode，sbcs_sbbusy为什么会比sbcs_sbbusy_nx慢一拍（晚一个时钟周期变化）。assignsbcs_sbbusy_nx=set_sbcs_sbbusy;always@(posedgeclkornegedgedmi_resetn)beginif(!dmi_resetn)beginsbcs_sbbu
主公讲 ARM·2025-05-08 08:37

【verilog教程】verilog状态机

状态机的思想方法，在verilog中经常用到。2.状态机的类型verilog中状态机主要用于同步时序逻辑的设计，能够在有限个状态之间按一定要求和规律切换时序电路的状态。
tlog·2025-05-08 04:44

如何写好Verilog状态机

看过夏宇闻老师书的都知道，verilog的FSM有moore和mealy,然后有一段，二段，三段式。记得我还是学生的时候，看到这里的时候，感觉很烧脑。毕竟这与数字电路设计息息相关。
做一个优雅的美男子·2025-05-08 04:13
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他