初探verilog

Verilog刷题笔记24

题目：Veriloghasaternaryconditionaloperator(?:)muchlikeC:(condition?
十六追梦记·2024-02-13 15:08

Verilog刷题笔记2

题目：Buildacombinationalcircuitwithfourinputs,in[3:0].Thereare3outputs:out_and:outputofa4-inputANDgate.out_or:outputofa4-inputORgate.out_xor:outputofa4-inputXORgate.ToreviewtheAND,OR,andXORoperators,see
十六追梦记·2024-02-13 15:38

Verilog刷题笔记3

题目：ABitofPracticeGivenseveralinputvectors,concatenatethemtogetherthensplitthemupintoseveraloutputvectors.Therearesix5-bitinputvectors:a,b,c,d,e,andf,foratotalof30bitsofinput.Therearefour8-bitoutputvec
十六追梦记·2024-02-13 15:38

Verilog刷题笔记5

题目：ABitofPracticeOnecommonplacetoseeareplicationoperatoriswhensign-extendingasmallernumbertoalargerone,whilepreservingitssignedvalue.Thisisdonebyreplicatingthesignbit(themostsignificantbit)ofthesmalle
十六追梦记·2024-02-13 15:38

verilog刷题笔记002

对于HDLBitsExams/ece2412013q4题标答是从有限状态机入手，分析电路状态的转换以及输出与状态的关系，然后写出驱动方程和状态方程并以此编写描述语言，代码如下：moduletop_module(inputclk,inputreset,input[3:1]s,outputregfr3,outputregfr2,outputregfr1,outputregdfr);//Givestat
xiaobaibaizzf·2024-02-13 15:08

verilog刷题笔记007

Fsmhdlc题状态转换图moduletop_module(inputclk,inputreset,//Synchronousresetinputin,outputdisc,outputflag,outputerr);reg[3:0]state;reg[3:0]next_state;always@(*)begincase(state)0:next_state=in?1:0;1:next_state
xiaobaibaizzf·2024-02-13 15:08

verilog刷题笔记

veriloglanguageAdder100i（100位加法器）moduletop_module(input[99:0]a,b,inputcin,output[99:0]cout,output[99:
Susiekejia·2024-02-13 15:08

Verilog刷题笔记30

题目：YouareprovidedwithaBCDone-digitaddernamedbcd_faddthataddstwoBCDdigitsandcarry-in,andproducesasumandcarry-out.解题：moduletop_module(input[399:0]a,b,inputcin,outputcout,output[399:0]sum);reg[99:0]cined
十六追梦记·2024-02-13 15:37

HDLBits_Verilog刷题笔记Verilog Language Basics（一）

前言这个刷题笔记是给自己复习巩固用的，包括自己在刷题的时候遇到的问题，思考，以及看了一些大佬的笔记和答案进行整理和扩充。git开源solutionshttps://github.com/viduraakalanka/HDL-Bits-Solutionsb站up脱发秘籍搬运工，呜呜这个up不管我学什么都有教程，永远也逃不开脱发的世界~https://space.bilibili.com/318808
cascleright1·2024-02-13 15:37

一些AI工具的初探和使用

0.前言目前我自己对于AI的应用还不成熟，先记录一下常用的AI工具，后续再进行探索。目前AI发展的速度已经超出想象了。可能最开始我对ai的应用还停留在回答问题以及自己领域的可以生成cursor,还有阿里家通义灵码。都还是程序员的范畴。然后对于文字生成图片，文字生成视频，还有文字生成3d模型来说感觉有点不可思议。先记录一些网址，每个网址都有自己的一些缺陷或者夸大其次的地方。然后先存下来看看后续发展。
呆呆呆呆梦·2024-02-13 14:50

初探“注意力”

图片发自App今天带着笑笑去参加了爱锋老师举办的关于注意力的活动，收获颇多。（一）注意力的重要性有的家长觉得自己的不够努力，成绩总是上不去，于是把在家里不断给孩子强化复习；有的家长觉得自己的孩子粗心大意，做题时总是把握不好题目要求，也无法仔细答题，于是不断提醒孩子要细心，有的甚至试图让孩子在不断地做题过程中养成好习惯；有的家长觉得自己的孩子性格不好，总是会与别人发生矛盾冲突，于是把重点放在了行为的
笑笑妈幽情·2024-02-13 13:40

Matplotlib初探：认识数据可视化与Matplotlib

Matplotlib初探：认识数据可视化与MatplotlibFig.1利用Matplotlib进行数据可视化(可视化代码见文末)文章目录引言一、数据可视化简介二、Matplotlib库简介三、Matplotlib
高斯小哥·2024-02-13 06:17

Verilog和Verilog-A有什么区别

Verilog和Verilog-A都是硬件描述语言，用于设计和仿真电子系统。Verilog是一种硬件描述语言，广泛用于数字电路的设计、验证和仿真。它是一种结构化的语言，用于描述数字电路的行为和结构。
幻象空间的十三楼·2024-02-13 06:44

USTC Verilog OJ Solutions

科大OJ其对应的英文版：HDLBits刷题网站01输出1moduletop_module(outputone);assignone=1;endmodule02输出0moduletop_module(outputzero);//Modulebodystartsaftersemicolonassignzero=0;endmodule03wiremoduletop_module(inputin,outp
Daniel_187·2024-02-13 05:50

10_初探Qt中的消息处理

声明：此文章仅是本人在学习狄泰QT实验分析课程所做的笔记，文章中包含狄泰软件资料内容，一切版权归狄泰软件所有！实验环境：ubuntu10+QtCreator2.4.1+QtSDK4.7.41.Qt消息模型Qt封装了具体操作系统的消息机制，Qt遵循经典的GUI消息驱动事件模型问题：1）Qt中如何表示用户消息？2）Qt中如何映射用户消息到消息处理函数？3）Qt中消息映射需要遵循什么规则？2.信号(Si
编程半岛·2024-02-12 22:41

verilog中阻塞和非阻塞的区别

Verilong中阻塞赋值与非阻塞赋值的区别参考文献：http://bbs.ednchina.com/BLOG_ARTICLE_1993789.HTM1、阻塞赋值操作符用等号(即=)表示。“阻塞”是指在进程语句（initial和always）中，当前的赋值语句阻断了其后的语句，也就是说后面的语句必须等到当前的赋值语句执行完毕才能执行。而且阻塞赋值可以看成是一步完成的，即：计算等号右边的值并同时
ime2224·2024-02-12 16:38

2/10 BFS初探

其实在我看来解决全排列问题，核心还是顺序，想清楚结束条件，然后输出，以n=3为例#includeusingnamespacestd;constintN=10;intpath[N];//保存序列intstate[N];//数字是否被用过intn;voiddfs(intu){if(u>n)//数字填完了，输出{for(inti=1;i>n;dfs(1);}用path数组保存排列，当排列的长度为n时，是
自身就是太阳·2024-02-12 13:30

【DDR】基于Verilog的DDR控制器的简单实现（三）——读操作

上一节【DDR】基于Verilog的DDR控制器的简单实现（二）——写操作本文继续以美光(Micron）公司生产的DDR3芯片MT41J512M8RH-093（芯片手册）为例，说明DDR芯片的读操作过程
wjh776a68·2024-02-12 11:57

OC底层原理初探之对象的本质（一）alloc探索上

前言OC在生成对象时需要用到alloc方法，那么alloc方法的底层原理是怎样的呢？今天就来探索下alloc底层流程。首先做个小测试：分别输出对象的内容、对象的地址以及对象指针的地址，代码和打印结果如下：XJPerson*p1=[XJPersonalloc];XJPerson*p2=[p1init];XJPerson*p3=[p1init];XJPerson*p4=[XJPersonalloc];
温暖xj·2024-02-12 06:00

信号的状态类型

verilog专用常见的信号状态有4种，分别是0、1、z、x，其中，0和1是数字电路本身的状态，它的本源是零电平和VDD电平。
Followex·2024-02-12 06:14

vue3初识

目录一、前言二、主观感受三、vue3初探原文以及该系列教程文章后续可点击这里查看：vue初识一、前言Vue.js是一款流行的前端框架，最初由尤雨溪（EvanYou）于2014年创建，非常的年轻。
余识-·2024-02-12 03:26

Zilliqa初探

Zilliqa是一个新的区块链平台，每秒可处理数千个交易，因此Zilliqa有潜力与VISA和MasterCard等传统的支付方式相匹敌。更重要的是，Zilliqa的交易吞吐量可以随网络规模增大而近似线性增长。按照其白皮书的说法，Zilliqa的交易速度可以达到以太坊的1000倍。周末做了下大致的了解，整理出来做进一步的研究。image.png
luckriver·2024-02-11 18:55

ubuntu22.04搭建verilator仿真环境

Verilator是一款开源的硬件描述语言（HDL）仿真器，它可以将Verilog转换为C++模型，以便进行快速仿真。以下是在Ubuntu22.04上搭建Verilator仿真环境的步骤。
·2024-02-11 18:55

据说这道Go面试题90%的人都搞错了！

【Go面试向】defer与time.sleep初探大家好，我是阳哥，这是我们Go就业训练营小伙伴寸铁同学整理的一道很有意思的面试题。知其然更要知其所以然，通过断点调试的思路带你搞清楚来龙去脉。
·2024-02-11 18:04

CVE初探之漏洞反弹Shell（CVE-2019-6250）

概述ZMQ(ZeroMessageQueue)是一种基于消息队列得多线程网络库，C++编写，可以使得Socket编程更加简单高效。该编号为CVE-2019-6250的远程执行漏洞，主要出现在ZMQ的核心引擎libzmq(4.2.x以及4.3.1之后的4.3.x)定义的ZMTPv2.0协议中。这一漏洞已经有很多师傅都已经分析并复现过了，但在环境搭建和最后的利用都所少有一些不完整，为了更好的学习，在学
·2024-02-11 17:39

从零开始写 OS 内核 - 虚拟内存初探

系列目录序篇准备工作BIOS启动到实模式GDT与保护模式虚拟内存初探加载并进入kernel显示与打印全局描述符表GDT中断处理虚拟内存完善实现堆和malloc第一个kernel线程多线程切换锁与多线程同步进入用户态进程的实现系统调用简单的文件系统加载可执行程序键盘驱动运行
·2024-02-11 17:46

小程序云开发初探(小结)

这篇文章主要介绍了小程序云开发初探(小结)，感兴趣的小伙伴们可以参考一下云开发是微信平台新开放的功能，为开发者提供集成了服务器，数据库和资源存储的云服务。
红色火苗·2024-02-11 14:04

[从零开始学习FPGA编程-28]：进阶篇 - 基本组合电路-奇偶校验生成器（Verilog语言版本）

作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客本文网址：目录第1章奇偶校验生成器1.1什么是奇校验1.2Verilog语言描述
文火冰糖的硅基工坊·2024-02-11 08:14

【孙婷】＂书香恒久远＂2021年寒假读书打卡第三天

初探主题阅读一、什么是主题阅读主题阅读，是指围绕某个＂主题＂，将两个以上的文本组合在一起，教师通过高质量的略读指导，与学生共同围绕一个或多个话题进行阅读和开展活动。
岁月如歌_6f02·2024-02-11 03:29

python花式索引_初探Numpy中的花式索引

Numpy中对数组索引的方式有很多(为了方便介绍文中的数组如不加特殊说明指的都是Numpy中的ndarry数组)，比如：基本索引：通过单个整数值来索引数组importnumpyasnparr=np.arange(9)#构造一维数组print(arr)#array([0,1,2,3,4,5,6,7,8,9,10,11])#通过整数值索引一维数组中的单个元素值print(arr[2])#2print(
weixin_39900023·2024-02-11 02:33

fpga 需要掌握哪些基础知识？

1、数电（必须掌握的基础），然后进阶学模电，2、掌握HDL（verilog或VHDL）一般建议先学verilog，然后可以学SystemVerilog和VHDL。
宸极FPGA_IC·2024-02-11 01:30

蒙台梭利教育的初探

世界上各种各样的教育体系百花齐放，比如：蒙氏教育、瑞吉欧教育、华德福教育、高瞻教育、STEAM教学、高宽课程等等。其中蒙氏教育始于蒙台梭利博士于1907年在意大利创办的第一所举世闻名的幼儿园——儿童之家，在中国也有广泛传播，民办园、公办园都有蒙氏教育的渗透，还有不少蒙氏园。适合的才是最好的，无论什么样的教育，落地时总是要不断的变化，以适应当地的风土人情，这周我们进行了蒙台梭利教具的教研活动，针对蒙
高实幼若男·2024-02-10 21:28

[Keil][Verilog][微机原理] 流水灯、存储器、外部中断实验_北京邮电大学计算机原理与应用课程实验报告

计算机原理与应用实验-流水灯、存储器、外部中断实验1实验一流水灯实验1.1实验目的掌握ARM开发工具的使用。掌握基本IO的使用。1.2实验原理及内容电路结构图实现流水灯的电路结构图如图1所示。以两条红色虚线为界，从左至右第一部分为ARM系统部分，第三部分为外围电路，第二部分是接口部分，需要自己将其连接。图1流水灯的电路结构图接线方式为：GPIOF_0~GPIOF_7（P12接口）接LED1~LED
lgc0208·2024-02-10 13:25

CPLD/FPGA/Verilog_如何写代码减少逻辑单元的使用数量

如何写代码减少逻辑单元的使用数量工作中遇到的问题，芯片级的资源有限制，没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句,这样会明显增加使用的逻辑单元数量.看一下报告,资源使用差别很大.例程:always@(posedgeclk)begincount1=count1+1;if(count1==10000000)feng=1;//no_ringelseif(co
Peter_hust·2024-02-10 09:11

4.1 Verilog 过程结构

关键词：initial，always过程结构语句有2种，initial与always语句。它们是行为级建模的2种基本语句。一个模块中可以包含多个initial和always语句，但2种语句不能嵌套使用。这些语句在模块间并行执行，与其在模块的前后顺序没有关系。但是initial语句或always语句内部可以理解为是顺序执行的（非阻塞赋值除外）。每个initial语句或always语句都会产生一个独立
二当家的素材网·2024-02-10 00:02

C++核心编程 day04 单例设计模式、友元

C++核心编程day04单例设计模式、友元01.静态成员02.单例设计模式-主席类案例03.单例设计模式-打印机案例04.C++对象初探05.this指针的使用06.空指针访问成员函数07.常函数与常对象
月仙儿·2024-02-09 22:20

数字IC基础协议篇（1）——I2C协议

数字IC基础协议篇（1）——I2C协议写在前面的话I2C协议应用框图I2C数据格式协议注意点I2C读写EEPROM例程（基于iverilog和gtkwave）软件环境要求项目框图总结写在前面的话协议介绍
IC_Brother·2024-02-09 22:06

File does not exist or is not accessible:‘c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Str

Filedoesnotexistorisnotaccessible:'c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Stream_IN.srcs/sources_1/ip/ila_0/hdl/verilog
坚持每天写程序·2024-02-09 20:53

Diamond3.5软件的使用--(2)新建工程并生成可烧录文件

相关参考：https://www.stepfpga.com/doc/lattice_diamond%E7%9A%84%E4%BD%BF%E7%94%A8====1.新建工程并导入verilog文件===
zidan1412·2024-02-09 19:07

vscode开发FPGA(0)--windows平台搭建

一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese（simplified）中文汉化包2.安装Verilog-HDL
zidan1412·2024-02-09 19:35

Verilog中函数的定义及调用

简介：Verilog中函数的定义及调用。
田野麦子·2024-02-09 17:48

数字芯片验证入门

文章目录数字芯片验证入门1.验证那些事2.芯片验证系列——Testpoints分解3.芯片验证系列——验证计划4.关于芯片验证中写testcase的一些想法SystemVerilog1.随机化策略——随机变量
凳子花❀·2024-02-09 16:06

SpringSecurity个人学习笔记

https://gitee.com/guzhuangzhuang/springsecuity-demo/tree/master/)**一、简介二、快速入门2.1准备工作三、登录认证3.1登录校验流程3.2原理初探
Gunalaer·2024-02-09 13:19

Verilog刷题笔记25

题目：You’realreadyfamiliarwithbitwiseoperationsbetweentwovalues,e.g.,a&bora^b.Sometimes,youwanttocreateawidegatethatoperatesonallofthebitsofonevector,like(a[0]&a[1]&a[2]&a[3]…),whichgetstediousifthevect
十六追梦记·2024-02-09 13:31

Verilog刷题笔记27

题目：Givena100-bitinputvector[99:0],reverseitsbitordering.解题：moduletop_module(input[99:0]in,output[99:0]out);inti;always@(*)beginfor(i=0;i<100;i++)out[i]=in[99-i];endendmodule结果正确：
十六追梦记·2024-02-09 13:31

Verilog刷题笔记28

题目：A“populationcount”circuitcountsthenumberof'1’sinaninputvector.Buildapopulationcountcircuitfora255-bitinputvector.解题：moduletop_module(input[254:0]in,output[7:0]out);inti;always@(*)beginout=8'b0;for(
十六追梦记·2024-02-09 13:31

Verilog刷题笔记26

题目：Buildacombinationalcircuitwith100inputs,in[99:0].Thereare3outputs:out_and:outputofa100-inputANDgate.out_or:outputofa100-inputORgate.out_xor:outputofa100-inputXORgate.解题：moduletop_module(input[99:0]
十六追梦记·2024-02-09 13:01

3.1 Verilog 连续赋值

关键词：assign，全加器连续赋值语句是Verilog数据流建模的基本语句，用于对wire型变量进行赋值。
二当家的素材网·2024-02-09 13:30

verilog语法学习_2.时序控制（延时控制 & 时间控制）

文章目录1.时序控制分类2.时延控制2.1常规时延2.2内嵌时延2.3两者区别：3.事件控制3.1一般事件3.2命名事件3.3敏感列表3.4电平敏感事件1.时序控制分类Verilog提供了2大类时序控制方法
这么神奇·2024-02-09 09:05

Verilog学习笔记（3）——赋值、时序控制

 本章主要讲解Verilog语句中的赋值部分。 Verilog中的赋值包括对线网变量的连续赋值和对寄存器变量的过程赋值。
FPGA 学习工·2024-02-09 09:34
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他