E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
卷积网络verilog
有限状态机的序列检测的
Verilog
实现思路（HDLbits_Exams/2014 q3fsm）
一、题目说明——HDLbits_Exams/2014q3fsmConsiderafinitestatemachinewithinputssandw.AssumethattheFSMbeginsinaresetstatecalledA,asdepictedbelow.TheFSMremainsinstateAaslongass=0,anditmovestostateBwhens=1.Onceinst
泽_禹
·
2023-10-15 03:24
Verilog学习笔记
fpga开发
HDLbits Exams/2014 q3fsm
verilog
fpga
对题目要求的时序图和程序中用到的变量进行时序分析如下：NUM变量为时钟计数器计数次数ADDW为w为高的周期个数Z为应有的输出根据时序图编写程序如下moduletop_module(inputclk,inputreset,//Synchronousresetinputs,inputw,outputz);parameterA=0,B=1;regstate;regnext_state;reg[3:0]a
Balien_
·
2023-10-15 03:23
fpga开发
什么是Vivado
文章目录Vivado设计套件VivadoHLSVivado设计套件Vivado设计套件，是赛灵思（Xilinx）公司最新的为其产品定制的集成开发环境，支持BlockDesign、
Verilog
、VHDL
普通的晓学生
·
2023-10-15 00:32
FPGA
fpga开发
Vivado的安装以及使用_入门
在电子设计自动化方面,其主要提供了四种功能:RTL代码编写,功能仿真,综合(synthesis)以及实现(implementation).其中,RTL代码编写用于编写设计的HDL描述(利用VHDL和System
Verilog
硫酸hh
·
2023-10-15 00:58
fpga开发
硬件工程
【FPGA】Vivado软件使用教程
目录一、创建Vivado工程二、创建
Verilog
HDL文件三、添加管脚约束四、时序约束五、生成BIT文件六、Vivido仿真七、上板再补充一、创建Vivado工程1、启动Vivado，在Vivado开发环境里点击
FPGA大 白
·
2023-10-15 00:57
fpga
fpga开发
vivado使用方法(初级）
文章目录1创建新工程1.1工程创建1.2新建
Verilog
文件1.3仿真参考1创建新工程1.1工程创建1、首先打开Vavido软件，点击CreatProject或者在File——>Project——>New
an-ning
·
2023-10-15 00:56
fpga开发
verilog
Vavido
小梅哥FPGA视频教程学习总结（持续学习中……）
文章目录前言一、
Verilog
语言简介二、二选一多路器1.代码编写2.笔记总结三、组合逻辑译码器的实现1.简介1.1数字电路分类1.2译码器工作原理2.代码编写3.笔记总结四、Led灯闪烁1.代码编
儒雅随和锅包肉
·
2023-10-15 00:24
FPGA
开发语言
arm
Verilog
实现SPI通信（包括对任务和函数用法的讲解）
一、基本知识1、SPISPI是串行外设接口（SerialPeripheralInterface）的缩写。它是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线。SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI（数据输入）、SDO（数据输出）、SCLK（时
herryone123
·
2023-10-15 00:18
Verilog
Verilog
-- SPI协议
Verilog
–SPI协议简介SPI是一种全双工通信，并且是一种同步传输方式（slave的接收clk需要master给出）SPI总线是一种4线总线，因其硬件功能很强，所以与SPI有关的软件就相当简单，使中央处理器
love小酒窝
·
2023-10-15 00:48
Verilog
IC笔试
总线协议
Vivado安装教程(非常详细)，从零基础入门到精通，看完这一篇就够了
之后会更新一些关于Vivado使用或者
Verilog
代码编写上的分享与总结。希望大家多多支持。新人码字不易，哈哈。
Python_chichi
·
2023-10-15 00:45
互联网
程序员
职业发展
网络安全
安全
系统安全
如何使用
verilog
开发一个通信系统
目录1.开发步骤2.
Verilog
实现案例概述案例1：QPSK调制解调器案例2：RS编码与解码器案例3：OFDM调制解调器3.参考文献
Verilog
是一种硬件描述语言（HDL），用于设计和仿真数字电路。
Simuworld
·
2023-10-15 00:45
#
FPGA
fpga开发
verilog
通信系统
Verilog
实现SPI通信协议驱动设计
SPI通信协议原理串行外围设备接口（SPI）是微控制器和外围IC（移位寄存器、SRAM等）之间广泛使用的接口。SPI是一种同步、全双工、主从式接口。来自主机或者从机的数据在clk上升沿或下降沿同步，主机和从机可以通过MOSI、MISO线路同时传输数据。SPI接口可以是3线式（SCLK、CS、DIO）或者4线式（SCLK、CS、MOSI、MISO）。全双工：接口可以同时接收和发送数据（双倍速率），与
Fighting_XH
·
2023-10-15 00:44
接口协议
SDRAM
FIFO
乒乓
fpga开发
基于
verilog
语言的SPI协议实现
本文基于
verilog
语言，实现SPI的四种通信模式，封装成通用模块。更新时间：2023年7月11日更新原因：之前的版本存在bug，通用性不够。
zlg_good
·
2023-10-15 00:44
FPGA
verilog
通信协议
fpga开发
编辑器
Verilog
实现的SPI通信
SPI，SerialPeripheralInterface，串行外设接口，高速的、全双工、同步通信总线。SPI以主从方式工作，一般需要至少4根线（单向传输时可用3根）：(1)MISO–MasterInputSlaveOutput，主设备数据输入，从设备数据输出；(2)MOSI–MasterOutputSlaveInput，主设备数据输出，从设备数据输入；(3)SCLK–SerialClock，时钟
SDAU2005
·
2023-10-15 00:13
Verilog
fpga开发
Verilog
刷题HDLBits——Fsm ps2data
Verilog
刷题HDLBits——Fsmps2data题目描述代码结果题目描述Seealso:PS/2packetparser.Nowthatyouhaveastatemachinethatwillidentifythree-bytemessagesinaPS
不会敲代码的研究生不是好空管
·
2023-10-14 20:30
fpga开发
HDLBits：在线学习
Verilog
（二十八 · Problem 135-139）
zhuanlan.zhihu.com/c_1131528588117385216本系列文章将和读者一起巡礼数字逻辑在线学习网站HDLBits的教程与习题，并附上解答和一些作者个人的理解，相信无论是想7分钟精通
Verilog
数字积木
·
2023-10-14 20:29
java
编程语言
单片机
fpga
物联网
【架构艺术】(零) 环境搭建
写在前面 今天尝试了如systemC,Chisel,MyHDL等方式来进行功能仿真，并生成波形到Wavedrom格式，后来发现对于学习这些简单架构，还是脑子里面根据规则进行仿真或者是编写
verilog
刘清帆
·
2023-10-14 20:04
一起来学架构艺术
架构
fpga开发
8.Mobilenetv2网络代码实现
importmathimportosimportnumpyasnpimporttorchimporttorch.nnasnnimporttorch.utils.model_zooasmodel_zoo#1.建立带有bn的
卷积网络
YANQ662
·
2023-10-14 18:43
网络
芯片设计流程介绍（从硬件设计语言到芯片制造）
——从芯片功能需求，到硬件设计语言
verilog
HDL和VHDL设计逻辑电路，再到晶圆厂设计库生成制造光罩；从单晶硅工业制造，到晶圆切割，再到晶圆蚀刻光刻和微电路结构，最后到芯片IC的各种封装。
liguss
·
2023-10-14 17:00
行业概述
芯片
MHDMF：基于多源图
卷积网络
的深度矩阵分解预测 miRNA 与疾病的关联（Computers in Biology and Medicine）
MHDMF:PredictionofmiRNA–diseaseassociationsbasedonDeepMatrixFactorizationwithMulti-sourceGraphConvolutionalNetworkhttps://www.sciencedirect.com/science/article/pii/S0010482522007752?via%3Dihubhttps://
嵌入式开发.
·
2023-10-14 07:40
MDA预测文献笔记
深度学习
人工智能
MMGCN：多视点多通道注意力图
卷积网络
在miRNA与疾病关联预测中的应用 （Briefings in Bioinformatics）
Multi-viewMultichannelAttentionGraphConvolutionalNetworkformiRNA–diseaseassociationprediction|BriefingsinBioinformatics|OxfordAcademicAbstract.Motivation:Inrecentyears,agrowingnumberofstudieshaveprove
嵌入式开发.
·
2023-10-14 07:39
MDA预测文献笔记
神经网络
人工智能
深度学习
MAGCN：基于lncRNA与miRNA相互作用和图
卷积网络
预测miRNA与疾病的关联（Briefings in Bioinformatics）
PredictingmiRNA-diseaseassociationsbasedonlncRNA–miRNAinteractionsandgraphconvolutionnetworks发表在BriefingsinBioinformaticsPredictingmiRNA-diseaseassociationsbasedonlncRNA–miRNAinteractionsandgraphconvo
嵌入式开发.
·
2023-10-14 07:08
MDA预测文献笔记
深度学习
目标检测算法(二)OverFeat精细分析和讲解并附源码地址
《OverFeat:IntegratedRecognition,LocalizationandDetectionusingConvolutionalNetworks》OverFeat:用
卷积网络
同时进行图像识别
Snu77
·
2023-10-14 02:46
目标检测专栏
目标检测
深度学习
人工智能
FPGA入门——1位全加器设计
文章目录一、认识全加器二、采用原理图输入完成1位全加器的设计（一）半加器的原理图输入（二）全加器的原理图输入三、采用
Verilog
编程完成1位全加器的设计一、认识全加器全加器是用门电路实现两个二进制相加并求出和的组合线路
lovely@
·
2023-10-13 22:33
嵌入式系统应用开发
FPGA
Quartus-II实现D触发器的三种方式
文章目录一、认识D触发器二、在Quartus-II中自己用门电路设计一个D触发器及仿真三、在Quartus-II中直接调用一个D触发器及仿真四、在Quartus-II中用
Verilog
语言写一个D触发器及仿真五
lovely@
·
2023-10-13 22:33
嵌入式系统应用开发
FPGA
基于
Verilog
HDL的学号显示
基于
Verilog
HDL的学号显示一、准备工作：环境软件：quartusII9.0编写语言：
Verilog
HDL开发板：CycloneIIFPGA2C70二、功能要求：1）用八个数码管显示；2）学号按照
C_xiaoyaodong
·
2023-10-13 18:09
fpga
verilog
状态机
Vivado 生成edif的方法
3.生成空壳引脚描述文件write_
verilog
-modesynth_stub路径/文件名.
薛定谔的bug~
·
2023-10-13 15:33
vivado
FPGA
fpga开发
94%预测准确率！手把手搭建CNN-AlexNet卷积神经网络框架
前言：本篇文章是
卷积网络
的搭建，若不太理解CNN卷积神经网络相关概念请参考文章：【通俗理解】CNN卷积神经网络-附带场景举例一.AlexNet网络AlexNet网络结构相对简单，使用了8层卷积神经网络，
毒爪的小新
·
2023-10-13 11:46
#
DL
cnn
pytorch
人工智能
卷积神经网络
深度学习
项目实战1: TF2.0+LetNet-5构建Fasion MNSIT分类器
目录一、前言1.1FasionMNSIT数据集介绍1.2LetNet-5简介二、TF2.0构建LetNet
卷积网络
实现FasionMNSIT分类2.1数据读取2.2构建LetNet-5网络结构2.3训练
xping_zhou
·
2023-10-13 10:01
深度学习tensorflow
tensorflow2.0
LetNet-5
Fasion
mnsit
深度学习分类器
VHDL和
Verilog
中数组定义、初始化、赋值方法
0.前言VHDL和
Verilog
数组的定义、初始化、赋值的方法不只一种，以下是本人常用的方法，可能不是最方便的，但是比较好理解，文中包含了源代码和modelsim仿真，供大家参考学习。
一只迷茫的小狗
·
2023-10-13 07:08
verilog
FPGA
fpga开发
System
verilog
出现的cannot assign to memory或者cannot assign a packed type to an unpacked type
检查被赋值的reg、logic变量是如何被声明的，是不是把[m:n]给放错位置了，仔细思索是应该声明成向量还是数组，[m:n]是放到变量名前还是变量名后即可。有时候我们在给某个reg、logic变量赋值的时候，会出现如下提示：Error:cannotassigntomemoryError:cannotassignapackedtypetoanunpackedtype仔细检查后，发现是在声明reg、
一只迷茫的小狗
·
2023-10-13 07:37
Systemverilog
fpga开发
System
Verilog
Assertions应用指南 第一章
1.1什么是断言断言是设计的属性的描述。●如果一个在模拟中被检查的属性(property)不像我们期望的那样表现,那么这个断言失败。●如果一个被禁止在设计中出现的属性在模拟过程中发生,那么这个断言失败。一系列的属性可以从设计的功能描述中推知,并且被转换成断言。这些断言能在功能的模拟中不断地被监视。使用形式验证技术,相同的断言能被重用来验证设计。断言,又被称为监视器或者检验器,已经被用作一种调试技术
一只迷茫的小狗
·
2023-10-13 07:04
Systemverilog
fpga开发
FPGA面试题（6）
一.
Verilog
中什么情况会产生锁存器？组合逻辑中：case语句分支不完整；case语句中没有default组合逻辑中：always语句中用if但没有else二.FPGA和C语言有什么联系？
Álegg xy.
·
2023-10-13 03:40
FPGA面试题
fpga开发
数字IC题目收集
myhhhhhhhh的博客-CSDN博客数字IC笔试_狗哥天下第一的博客-CSDN博客数字IC笔试题集锦_爱吃蛋挞的Dolly的博客-CSDN博客IC笔试_acmgotoac的博客-CSDN博客System
Verilog
weixin_52831848
·
2023-10-13 03:02
fpga开发
面试
IC手撕代码--数字电子时钟设计
一、题目描述基于f=100Hz的Clock设计一个数字时钟，用
Verilog
实现，产生时、分、秒的计时。分析：前提，首先将100hz倍频为1hz的时钟，这样一拍就是1s了。
上园村蜻蜓队长
·
2023-10-13 03:56
数字IC面试
面试
fpga开发
数字前端设计
数字IC
FPGA/数字IC实用笔试面试刷题汇总
（1）HDLBits：
Verilog
基础题比较多，题量大，波形对比比较好用，全部是
Verilog
编程，适合初学者锻炼代码编程能力（题目全是英文版的）；https://hdlbits.01xz.net/wiki
DengFengLai123
·
2023-10-13 03:54
2023届秋招
fpga
芯片
面试
数字IC
FPGA数字IC的
Verilog
刷题解析基础版03——奇偶校验（奇偶检测）
1.题目用
verilog
实现对输入的32位数据进行奇偶校验，根据sel输出校验结果（sel=1输出奇校验，sel=0输出偶校验）。
DengFengLai123
·
2023-10-13 03:54
2023届秋招
Verilog
fpga开发
芯片
面试
笔试面试
verilog
【
verilog
学习23】HDLBits：Circuits_Sequential Logic_Finite State Machines
【HDLBits】Circuits_SequentialLogic_FiniteStateMachinesIFSM1(asynchronousreset)(Fsm1)1.代码编写2.提交结果3.题目分析IIFSM1(synchronousreset)(Fsm1s)1.代码编写2.提交结果3.题目分析IIIFSM2(asynchronousreset)(Fsm2)1.代码编写2.提交结果3.题目分析
ss_sookie
·
2023-10-13 01:51
学习
fpga开发
HDLBits：在线学习
Verilog
（二十六 · 127-130)
zhuanlan.zhihu.com/c_1131528588117385216本系列文章将和读者一起巡礼数字逻辑在线学习网站HDLBits的教程与习题，并附上解答和一些作者个人的理解，相信无论是想7分钟精通
Verilog
数字积木
·
2023-10-13 01:20
状态机
人工智能
编程语言
xhtml
ai
Verilog
HDLbits:Lemmings3（Moore型有限元状态机）
题目Inadditiontowalkingleftandright,Lemmingswillfall(andpresumablygo“aaah!”)ifthegrounddisappearsunderneaththem.Inadditiontowalkingleftandrightandchangingdirectionwhenbumped,whenground=0,theLemmingwillf
fanyuandrj
·
2023-10-13 01:18
HDLbits
fpga
verilog
Verilog
HDLbits:Lemmings4（Moore型有限元状态机）
题目AlthoughLemmingscanwalk,fall,anddig,Lemmingsaren’tinvulnerable.IfaLemmingfallsfortoolongthenhitstheground,itcansplatter.Inparticular,ifaLemmingfallsformorethan20clockcyclesthenhitstheground,itwillsp
fanyuandrj
·
2023-10-13 01:18
HDLbits
fpga
verilog
简易DDS信号发生器记录
简易DDS信号发生器学习资料：野火升腾Pro《FPGA
Verilog
开发实战指南——基于XilinxArtix7》2021.11.161.理论知识DDS是直接数字式频率合成器（DirectDigitalSynthesizer
yan__sha
·
2023-10-12 22:17
FPGA学习笔记
fpga开发
机器学习-深度学习常见的数据集
最早的深度
卷积网络
LeNet便
无敌阿强
·
2023-10-12 21:59
深度学习
Study
机器学习数据集
异步FIFO——结构、
Verilog
代码实现与仿真
1.FIFO简介 FIFO（FirstInFirstOut）是一种先进先出的数据缓冲器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常方便。但缺点是只能顺序写入数据、顺序读出数据，其数据地址由内部读写指针自动加1完成，不能像普通地址线那样自动寻址。用途1：\color{gold}{用途1：}用途1： 异步时钟之间的接口电路（在现代集成电路芯片中，随着设计规模的不断扩大，系统中往往含
wulsong
·
2023-10-12 13:42
IC_basic
verilog
Verilog
功能模块——标准FIFO转FWFT FIFO
前言在使用FIFOIP核时，我更喜欢使用FWFT(FirstWordFirstThrough)FIFO而非标准FIFO，FWFTFIFO的数据会预先加载到dout端口，当empty为低时数据就已经有效了，而rd_en信号是指示此FIFO更新下一个数据，这种FWFTFIFO的读取延时是0。无需关心读延时使得读端口的控制变得非常简单，所以，我自编的一些模块均使用了FWFTFIFO的读端口作为接口。但是
徐晓康的博客
·
2023-10-12 13:08
Verilog
Verilog
FPGA
功能模块
FIFO
标准FIFO
异步FIFO
本文参考：面试——异步FIFO详解关于异步FIFO设计，这7点你必须要搞清楚【CDC系列】跨时钟域处理（一）同步器02【
Verilog
实战】异步FIFO设计（附源码RTL/TB）1、异步FIFO简介
PINKPIG2567
·
2023-10-12 13:59
Verilog实战练习
verilog
异步FIFO
数字IC笔面常考，跨时钟域神器。——异步FIFO（简介及手撕代码）
异步FIFO写在前面的话异步FIFO相关知识点FIFO简介FIFO结构应用场景（来源小梅哥《FPGA系统设计与验证实战指南》章节4.4）相关参数异步FIFO内部组成异步FIFO的
Verilog
代码（强烈建议手敲
IC_Brother
·
2023-10-12 13:28
数字IC设计
fpga开发
Verilog
功能模块——异步FIFO
前言FIFO的功能FIFO在FPGA中应用很多，它主要有以下功能：数据缓存，很多时候数据发送速度和数据接收速度并不实时匹配，而在其中插入一个FIFO，来临时存储数据，就能平衡发送和接收速度组合与分解数据，FIFO的写入数据位宽和读出数据位宽可以不一致，例如可以16bit写入，8bit读出或者反过来，这就为组合与分解数据提供了方便跨时钟域传输数据，这是异步FIFO才有的功能，异步FIFO的读写时钟可
徐晓康的博客
·
2023-10-12 13:24
Verilog
Verilog
功能模块
异步FIFO
同步FIFO
格雷码
交通物流模型 | 基于自适应图
卷积网络
的轨道交通短时客流预测
多条线路的纵横交错使得站点间呈拓扑分布，传统的图
卷积网络
是基于先验知识生成的邻接矩阵实现的，无法反映站点之间的实际空间依赖性。
算法如诗
·
2023-10-12 07:03
交通物流模型（TLM）
交通物流
网络
FPGA学习笔记（九）SPI学习总结及stm32的HAL库下SPI配置
系列文章目录一、FPGA学习笔记（一）入门背景、软件及时钟约束二、FPGA学习笔记（二）
Verilog
语法初步学习(语法篇1)三、FPGA学习笔记（三）流水灯入门FPGA设计流程四、FPGA学习笔记（四
贾saisai
·
2023-10-12 06:12
FPGA学习
fpga开发
学习
stm32
上一页
26
27
28
29
30
31
32
33
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他