E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
卷积网络verilog
线性反馈移位寄存器（LFSR）VHDL代码及视频
名称：线性反馈移位寄存器（LFSR）VHDL代码软件：ISE语言：VHDL代码功能：线性反馈移位寄存器（LFSR）VHDL代码演示视频：线性反馈移位寄存器（LFSR）
Verilog
代码_
Verilog
/
蟹代码丫
·
2023-10-29 01:25
fpga开发
LFSR
VHDL
伪随机数
温湿度计传感器DHT11控制数码管显示
verilog
代码及视频
名称：温湿度计传感器DHT11控制数码管显示软件：QuartusII语言：
Verilog
代码功能：使用温湿度传感器DHT11采集环境的温度和湿度，并在数码管显示本代码已在开发板验证开发板资料：大西瓜第一代
蟹代码丫
·
2023-10-29 01:55
fpga开发
DHT11
温湿度计
verilog
数码管
8通道模数转换AD7091驱动代码SPI接口ADC，
verilog
名称：8通道模数转换AD7091驱动代码软件：QuartusII语言：
Verilog
代码功能：使用
verilog
代码设计AD7091R-8驱动代码控制接口为SPI接口，实现8通道模数转换，输出8通道数字信号
蟹代码丫
·
2023-10-29 01:25
fpga开发
AD7091
模数转换
verilog
AD7321代码SPI接口模数转换连接DAC0832输出
verilog
名称：AD7321代码12位ADC，SPI接口模数转换连接DAC0832输出软件：QuartusII语言：VHDL代码功能：使用VHDL语言编写代码，实现AD7321的控制，将模拟信号转换为数字信号，再经过处理后，将数据通过DAC0832转换为模拟信号输出AD7321输入，（2000-输入）/6（仿真输出=009），DAC0832输出。要求:有vhdl代码（详尽注释），有fpga连线图，有完整功能
蟹代码丫
·
2023-10-29 01:24
fpga开发
AD7321
VHDL
模数转换
verilog
vscode linux
安装vscode插件插件：
Verilog
-HDL/System
Verilog
/BluespecSystem
Verilog
功能：.xdc.ucf.v等代码高亮、代码格式化、语法检查（Linting）、光标放到变量上提示变量的信息等关于其他语言的依赖工具等信息查看插件说明代码对齐还是用自即的风格吧
xiaguangbo
·
2023-10-28 20:34
fpga
vscode
linux
ide
CNN可视化论文阅读
论文链接：https://arxiv.org/abs/1311.2901这篇文章采用反卷积的思想实现CNN特征可视化，首先介绍一下什么是反
卷积网络
。
小熊猫Q3
·
2023-10-28 18:08
深度学习笔记
反卷积
CNN可视化
FPGA学习杂记1
wire型、reg型变量：
Verilog
中何时要定义成wire型，何时定义成reg型？
luckey尉
·
2023-10-28 13:35
学习
fpga开发
1024程序员节
Robei EDA工具使用/图像处理/卷积滤波/UART/I2C/SPI
六Robei使用Ctrl+Z撤销Ctrl+Y恢复撤销parameterA=1；宏定义`define新建.h文件并将其include例化在
Verilog
中，底层模块的接口不仅可以与顶层模块的端口相连，还可以与顶层模块中的变量
Wolverin3
·
2023-10-28 13:30
数字前端设计
卷积神经网络
fpga
网络
物联网
Verilog
RISC-V内核的32位微控制器设计与
Verilog
实现：从原理到代码的完整指南
第一部分：RISC-V内核的32位微控制器简介1.RISC-V简介RISC-V（读作“risk-five”）是一个开放的指令集架构（ISA），它是为各种计算设备设计的，从微控制器到超级计算机。与其他商业指令集不同，RISC-V是免费和开源的，这意味着任何人都可以使用、修改和分发它。2.为什么选择RISC-V？开放源代码：RISC-V的开放性意味着设计者可以根据自己的需求定制核心，而不受制于特定供应
快撑死的鱼
·
2023-10-28 11:10
算法杂谈
risc-v
备忘坑 基于 FPGA，risc-v
Verilog
HDL和Linux 等源码组装个人主用主机
分为两步走，step1,用一个小型的fpga开发板做一个能跑，但性能有限的小主机；step2,用一款性价比极高，性能够强的FPGA板子，重复step1的工作；step3,开机干活
Eloudy
·
2023-10-28 11:36
FPGA
RISC-V
Linux
[RISC-V]
verilog
小明教IC-1天学会
verilog
(7)_哔哩哔哩_bilibilitask不可综合，function可以综合
ldinvicible
·
2023-10-28 11:03
RISC-V
risc-v
FPGA驱动OLED
Verilog
代码 （五）------ 动态显示字符
一、概述前面已经介绍了向RAM中写入静态字模数据来显示静态的字符和汉字。接下来实现动态显示字符在OLED屏的不同位置。动态显示字符的核心就是从ROM中读取字符的字模，但取出来的字模数据如果直接写进RAM的话，只能实现字符在某一页的显示，而不能实现任意坐标下的显示。所以在写进RAM之前，我们应该对字模数据做一定处理，然后再写进RAM中。接着RAM读取模块（前面已经介绍过了，本次会改变等待的值，提高一
努力向前的小徐
·
2023-10-28 06:19
FPGA学习
verilog
【论文翻译】Occluded Prohibited Items Detection
遮挡违禁物品检测：X射线安全检查基准和去遮挡注意模块摘要近年来，目标检测利用深度
卷积网络
的进步带来了重大进展。
Bulbbbb
·
2023-10-27 23:45
论文
目标检测
Vivado :ERROR: [VRFC 10-1342] root scope declaration is not allowed in
verilog
95/2K mode
经过测试，将文件中包含的头文件的位置从模块名上方移到下方即可`include"parameter.vh"moduletop(clk,rst,bus_data);endmodule改为moduletop(clk,rst,bus_data);`include"parameter.vh"endmodule
一只迷茫的小狗
·
2023-10-27 22:25
vivado
fpga开发
vivado
System
verilog
中使用interface连接testbench和dut的端口
1.dut的端口声明如下，文件名为top.v：moduletop(inputclk,inputrst_n,inputwr_n,inputrd_n,inputcs0_n,inputcs7_n,input[15:0]bus_addr_in,//UART淇″彿inputrx0_d,outputtx0_d,);2.定义interface接口，文件名为top_if.sv；interfacetop_if(in
一只迷茫的小狗
·
2023-10-27 22:43
Systemverilog
systemverilog
北邮22级信通院数电：
Verilog
-FPGA（7）第七周实验（2）：BCD七段显示译码器（关注我的uu们加群咯~）
跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~一.
verilog
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（7）Error: Can‘t open project -- you do not have permission to write …
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~问题描述Error:Can'topenproject--youdonothavepermissiontowritetoallthefilesorcreatenewfilesinthe
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（7）第七周实验（1）：带使能端的38译码器&&全加器（关注我的uu们加群咯~）
代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~目录方法一：modelsim仿真检验结果1.1
verilog
青山入墨雨如画
·
2023-10-27 22:52
北邮22级信通院数电实验
fpga开发
[论文阅读]TR3D——迈向实时室内3D目标检测
TR3DTOWARDSREAL-TIMEINDOOR3DOBJECTDETECTION迈向实时室内3D目标检测论文网址：TR3D论文代码：TR3D论文简读这篇论文提出了TR3D,一个用于室内3D对象检测的快速且准确的全
卷积网络
方法
一朵小红花HH
·
2023-10-27 19:40
基于点云的三维目标检测
多模态三维目标检测
论文阅读
3d
目标检测
深度学习
人工智能
计算机视觉
SV 语法学习笔记
数据类型数组声明软件常用类型动态数组队列关联数组如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML图表FLowchart流程图导出与导入导出导入sv兼容
Verilog
HashWhite
·
2023-10-27 18:50
java
学习
编辑器
IEEE Standard for System
Verilog
Chapter9. Processes
顺序块，fork-join并行块）--时序控制（delays,events,waits,intra-assignment）--进程线程和进程控制9.2StructuredproceduresSystem
Verilog
一只迷茫的小狗
·
2023-10-27 13:42
Systemverilog
systemverilog
Verilog
设计：器件控制
④找到器件的从机仿真模型，进行
verilog
逻辑验证
little ur baby
·
2023-10-27 12:58
fpga开发
FPGA学习笔记_串口收发与存取双口ram简易应用
FPGA学习笔记串口收发与存取双口ram简易应用1原理图2
Verilog
代码3Modelsim仿真4.FPGA板级验证串口收发与存取双口ram简易应用实验现象：在pc机上通过串口发送数据到FPGA中，FPGA
GloriaHuo
·
2023-10-27 12:52
FPGA学习笔记
verilog
fpga/cpld
串口通信
Riviera-PRO 2022.04 最新完美
AldecRiviera-PRO2022.04还包括System
Verilog
和VHDL-2019仿真增强功能。
技术服务173
·
2023-10-27 12:01
算法
CRC校验原理和推导过程及
Verilog
实现（一文讲透）
数据宽度1.2.4初始值与结果异或值1.2.5输入值反转与输出值反转二、CRC校验原理2.1CRC校验计数基础知识2.2CRC多项式的选择(除数的选择)三、CRC校验码手动计算四、CRC校验算法推导与
Verilog
小火子Velsuked
·
2023-10-27 10:26
Verilog
CRC校验
verilog
全
卷积网络
和
卷积网络
区别
全
卷积网络
（FullyConvolutionalNetwork，FCN）和卷积神经网络（ConvolutionalNeuralNetwork，CNN）是两种常见的神经网络架构，它们在设计和应用上有一些区别
NewDay_
·
2023-10-27 09:37
医学图像
医学图像
卷积神经网络基础note
数学定义如下：不好理解，事实上，在
卷积网络
上使用的
AI_er
·
2023-10-27 08:18
如何在 macOS 上使用
Verilog
模拟电气模型
Verilog
基本上是一种用于对电子系统建模的HDL（硬件描述语言）。在Windows机器上使用称为XilinxISE的软件来模拟
Verilog
模型更容易，该软件是用于
Verilog
编程的IDE。
iCloudEnd
·
2023-10-27 03:59
基于FPGA的电风扇控制器
verilog
，视频/代码
名称：基于FPGA的电风扇控制器
verilog
软件：QuartusII语言：
Verilog
代码功能：基于FPGA的电风扇控制器运用EDASOPO实验开发系统设计一个基于FPGA的电风扇定时开关控制器,能实现手动和自动模式之间的切换
蟹代码丫
·
2023-10-27 01:07
fpga开发
verilog
电风扇
简单电子琴设计
verilog
蜂鸣器8音阶,视频/代码
名称：简单电子琴设计
verilog
软件：QuartusII语言：
Verilog
代码功能：简易电子琴电路1、输入为8个按键，每个按键对应一个音阶2、输出为speaker蜂鸣器，当其中一直按键按下时，输出特定频率的音阶方波信号演示视频
蟹代码丫
·
2023-10-27 01:07
fpga开发
电子琴
verilog
蜂鸣器
简单8位CPU设计
verilog
微处理器，源码/视频
名称：8位CPU设计微处理器软件：QuartusII语言：
Verilog
代码功能：设计一个简单的处理器，可以实现加减法以及简单的逻辑运算。
蟹代码丫
·
2023-10-27 01:04
fpga开发
CPU
处理器
verilog
System
Verilog
randomize (2)
前言基于《IEEEStandardforSystem
Verilog
—UnifiedHardwareDesign,Specification,andVerificationLanguage》18章的学习和自己的理解
吹爆大气球
·
2023-10-26 23:08
IEEE
std
for
systemverilog
10.25
verilog
复习，代码规范复盘，触发器复习
verliog复习1.模块的输入输出(reg与wire)输入是线性，wire,输出较复杂需要之前的状态，不仅仅是由当下输入来的信号的与或非组合而成的，需要保存之前状态的，输出类型是reg。比如计数器，需要在之前计数的基础上再加1，所以是reg型，但输入是wirewire就是起到一个信号传递的作用，它不保存信号而reg会在一定条件下保存信号即就是用wire去接收信号，处理信号，转化信号用reg（时序
CQU_JIAKE
·
2023-10-26 21:31
数电
代码规范
fpga开发
定时器模块FB【FPGA】
定时器FB：通过
Verilog
编程实现定时器的案例如下：moduletimer(inputclk,//时钟信号inputrst,//复位信号outputreg[31:0]count//计数器输出);reg
cfqq1989
·
2023-10-26 18:50
FPGA
fpga开发
Fast Image Processing with Fully-Convolutional Networks
使用全
卷积网络
来做这些操作。在10中图像处理操作上评估提出的方法。本文章的目的就是用一个结构的神经网络来完成各种各样的图像处理算法处理出来的效果。
zju不死谷神
·
2023-10-26 11:45
对于多分类问题，使用深度学习（Keras）进行迁移学习提升性能
同时，在前面的文章中，使用普通的小型3层
卷积网络
+2层全连接层实现了多分类的85%左右的准确率，此处将用迁移学习的方式来进一步提升性能。
weixin_44119674
·
2023-10-26 11:48
OpenCV入门学习
deeep
learning
深度学习
分类
keras
低成本IC上岸攻略—IC设计网课白嫖篇
数字电路基础清华大学王红主讲：数字电子技术基础西安电子科技大学任爱锋主讲：数字电路与逻辑设计模拟电路基础上交大郑益慧主讲：模拟电子技术基础清华大学华成英主讲：模拟电子技术基础半导体物理：西安电子科技大学柴常春等主讲：半导体物理
Verilog
IC观察者
·
2023-10-26 08:02
芯片设计
IC设计
集成电路
芯片
集成电路设计
基于采样训练和节点继承的注意力
卷积网络
的高效进化搜索
H.Zhang,Y.Jin,R.ChengandK.Hao,"EfficientEvolutionarySearchofAttentionConvolutionalNetworksviaSampledTrainingandNodeInheritance,"inIEEETransactionsonEvolutionaryComputation,vol.25,no.2,pp.371-385,April
从零开始的计科搬砖猫
·
2023-10-26 01:16
深度学习
深度学习
神经网络
人工智能
hdlbits系列
verilog
解答(向量反序）-17
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述给定一个8位输入向量[7：0]，反转其位顺序。
zuoph
·
2023-10-25 17:56
verilog语言
fpga开发
hdlbits系列
verilog
解答(4输入门操作）-15
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述构建具有四个输入的组合电路，in[3:0]。
zuoph
·
2023-10-25 17:26
verilog语言
1024程序员节
fpga开发
hdlbits系列
verilog
解答(向量3）-16
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述部分选择用于选择向量的部分。级联运算符{a,b,c}用于通过将向量的较小部分连接在一起来创建较长的向量。
zuoph
·
2023-10-25 17:26
verilog语言
fpga开发
verilog
练习二：3-8译码器
1、功能将输入的3位二进制数译成十进制的8位输出。译码器是将每种二进制的组合代码译成对应的输出线上的高低电平信号。其逻辑图如下：2、真值表ABCout0000000_00010010000_00100100000_01000110000_10001000001_00001010010_00001100100_00001111000_00003、代码解析首先编写my3_8的代码：modulemy3_
静静吖~
·
2023-10-25 17:25
fpga开发
verilog
设置24进制计数器_?HDLBits--(
Verilog
在线学习)--"105: Count Clock"（ 续）
Verilog
HDLBits--CountClock(Complement)这篇文章延续上一篇HDLBits--(
Verilog
在线学习)--"105:CountClock"。
weixin_39992660
·
2023-10-25 17:54
四位BCD计数器verilog
四位十进制计数器verilog
FPGA
Verilog
HDL 系列实例--------步进电机驱动控制
【连载】FPGA
Verilog
HDL系列实例
Verilog
HDL之步进电机驱动控制步进电机的用途还是非常广泛的，目前打印机，绘图仪，机器人等等设备都以步进电机为动力核心。
weixin_33726313
·
2023-10-25 17:24
Verilog
HDL题库练习--题目来源HDLBits
写在开头：HDLBits上有很多
Verilog
HDL语言的题目，题目很有价值，有些题目也很有意思，让人脑洞打开。更重要的是，通过每道题目的铺垫以及层层递进的难度，让我对硬件电路有了更深刻的理解。
Cheeky_man
·
2023-10-25 17:21
数字IC
学习总结
FPGA
Verilog
HDL
（146）
Verilog
编程：8线-3线优先编码器
（146）
Verilog
编程：8线-3线优先编码器1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）
Verilog
编程：8线-3线优先编码器；5）结束语。
宁静致远dream
·
2023-10-25 17:50
FPGA求职核心竞争力
fpga开发
HDLBits-
Verilog
学习小结（三）Vector
目录1Vector简述2Vector基础2.1DeclaringVectors2.1.1Implicitnets2.1.2Unpackedvs.PackedArrays2.2AccessingVectorElements2.2.1Partselect2.2.2splitsaninput2.2.3Reversethebyte2.3Bitewiseoperators2.3.1Bitewisevslog
Ryzen3
·
2023-10-25 17:17
Verilog
verilog
Verilog
开发神器--
Verilog
Mode
“
Verilog
mode插件，提升
verilog
开发效率，让摸鱼变得顺理成章。”
CrazyUncle
·
2023-10-25 17:17
Linux
Verilog
集成电路
vim
linux
verilog_mode
生成代码
自动例化
hdlbits系列
verilog
解答（向量级联）-18
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述级联运算符允许将向量连接在一起以形成更大的向量。
zuoph
·
2023-10-25 17:17
verilog语言
fpga开发
HDLBits答案汇总
HDLBits网站链接
Verilog
LanguageBasicsVectorsModules:HierarchyProceduresMore
Verilog
FeaturesCircuitsCombinationalLogicBasicgatesMultiplexersArithmeticCircuitsKarnaughMap
日拱一卒_未来可期
·
2023-10-25 09:42
verilog
上一页
24
25
26
27
28
29
30
31
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他