E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
卷积网络verilog
深度学习自学笔记十四：图像分割的简单网络介绍
1.FCN（FullyConvolutionalNetwork）:简介：FCN是一种全
卷积网络
，最早用于语义分割。它通过将传统的全连接层替换为全卷积层，允许输入图像可以是任意尺寸。
ironmao
·
2023-10-12 05:15
深度学习
笔记
人工智能
深度学习自学笔记十一：卷积神经网络
目录一、卷积神经网络在计算机视觉介绍和应用二：边缘检测内容和示例、填充1、边缘检测内容和示例2、填充三、卷积步长、三维卷积、单层
卷积网络
1、卷积步长2、三维卷积3、单层
卷积网络
四、池化层一、卷积神经网络在计算机视觉介绍和应用卷积神经网络
ironmao
·
2023-10-12 05:45
深度学习
笔记
cnn
谈一谈System
Verilog
的randomize
提到systerm
verilog
，最常接触的就是随机，与随机紧密相关的函数就是randomize，但是实际上我们又对randomize知道多少呢？本章节我们就梳理一下randomize()的坑。
li_li_li_1202
·
2023-10-11 14:00
# 02 初识
Verilog
HDL
02初识
Verilog
HDL对于
Verilog
的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前FPGA的代码的程度就可以了，随着学习FPGA
おもいね
·
2023-10-11 09:49
fpga开发
02 认识
Verilog
HDL
02认识
Verilog
HDL对于
Verilog
的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前FPGA的代码的程度就可以了，随着学习FPGA
おもいね
·
2023-10-11 09:45
FPGA
FPGA
verilog
练习：hdlbits网站上的做题笔记（5）
前言之前的文章《如何学习
verilog
，如何快速入门？》中提到了
verilog
学习，推荐了一个可以练习的网站：hdlbits网站，那自己也玩玩这个网站。
杰之行
·
2023-10-11 01:17
verilog
verilog
如何加快香山处理器Chisel-＞
Verilog
编译速度
===========================================graalvminstallation===========================================更换JVM。我们推荐使用GraalVM代替OpenJDK。使用GraalVM免费版作为JVM编译香山比OpenJDK快10%-20%。----------------------------
前滩西岸
·
2023-10-11 00:11
verilator
ubuntu
chisel
risc-v
FPGA
Verilog
HDL语言 数字钟 按键消抖
1.描述一个简单的基于FPGA的数字钟，语言用的是
Verilog
HDL，可以实现以下功能：1.数码管显示0-59（秒表）2.数码管显示：时-分-秒3.数码管显示时分秒并且可以设置时间（小时和分钟）4.在
黑不溜秋吓死你
·
2023-10-10 21:10
#
FPGA
CY7C68013与FPGA接口的
Verilog
_HDL实现
USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它解决了与网络通信问题，而且端口扩展性能好、容易使用。最新的USB2.0支持3种速率：低速1.5Mbit/s，全速12Mbit/s，高速480Mbit/s。这3种速率可以满足目前大部分外设接口的需要。本文介绍了目前使用较多的USB2.0控制器CY7C68013芯片与FPGA(现场可编程门阵列)芯片接口
fpga和matlab
·
2023-10-10 14:40
FPGA
板块10:FPGA接口开发
CY7C68013
FPGA接口
CY7C68013与FPGA接口的
Verilog
USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它解决了与网络通信问题，而且端口扩展性能好、容易使用。最新的USB2.0支持3种速率：低速1.5Mbit/s，全速12Mbit/s，高速480Mbit/s。这3种速率可以满足目前大部分外设接口的需要。本文介绍了目前使用较多的USB2.0控制器CY7C68013芯片与FPGA(现场可编程门阵列)芯片接口
fpga和matlab
·
2023-10-10 14:10
FPGA
板块10:FPGA接口开发
紫光同创FPGA纯
verilog
代码实现图像缩放，两种插值算法任意尺寸缩放，提供3套PDS工程源码
目录1、前言免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案推荐紫光同创FPGA图像采集方案推荐XilinxFPGA图像缩放方案推荐3、设计思路框架为什么选择OV7725摄像头？视频源选择OV7725摄像头配置及采集动态彩条缓冲FIFO图像缩放模块详解设计框图代码框图2种插值算法的整合与选择HDMA图像缓存输入输出视频HDMA缓冲FIFOHDMA控制模块VGA时序和HDMI输出4、viva
9527华安
·
2023-10-10 11:28
FPGA图像缩放
菜鸟FPGA图像处理专题
fpga开发
算法
紫光同创
图像缩放
PDS
verilog
紫光同创FPGA纯
verilog
代码实现视频拼接，提供PDS工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我已有的FPGA视频拼接叠加融合方案推荐我已有的紫光同创FPGA图像采集方案推荐我已有的紫光同创FPGA图像缩放方案推荐3、设计思路框架为什么选择OV5640摄像头？视频源选择OV5640摄像头配置及采集动态彩条HDMA图像缓存输入输出视频HDMA缓冲FIFOHDMA控制模块HDMI输出4、PDS工程详解5、上板调试验证并演示准备工作静态演示动态演示6、福利：工
9527华安
·
2023-10-10 11:28
FPGA视频拼接叠加融合
菜鸟FPGA图像处理专题
fpga开发
紫光同创
视频拼接
OV5640
图像处理
FPGA实现HDMI输入转SDI视频输出，提供4套工程源码和技术支持
目录1、前言免责声明2、我目前已有的SDI编解码方案3、设计思路框架核模块解析设计框图IT6802解码芯片配置及采集ADV7611解码芯片配置及采集silicon9011解码芯片配置及采集纯
verilog
9527华安
·
2023-10-10 11:27
FPGA编解码SDI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
SDI
HDMI
GTX
北邮22级信通院数电：
Verilog
-FPGA（4）第三周实验：按键消抖、呼吸灯、流水灯 操作流程&&注意事项
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.注意事项二.按键消抖2.1LED_debounce代码2.2debounce.v代码2.3管脚分配三.流水灯3.1LED_flash.v代码3.2divide.v代码3.3decode38.v代码3.4
青山入墨雨如画
·
2023-10-10 10:09
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（5）第四第五周实验 密码保险箱的设计
代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.密码箱的功能和安全性显示：输入部分：确认键：复位键：输出部分：二.
verilog
青山入墨雨如画
·
2023-10-10 10:08
北邮22级信通院数电实验
fpga开发
system
Verilog
——线程控制
什么是线程在SV中，可以认为线程即独立运行的程序。线程需要被触发，可以结束或者不结束。举例：在硬件module中的initial和always，都可以看做独立的线程，它们会在仿真0时刻开始，而选择结束或者不结束。硬件模型的线程的特点硬件模型中由于都是always语句块，所以可以看成是多个独立运行的线程，而这些线程会一直占用仿真资源，因为它们并不会结束。验证环境中线程的特点initial语句中例化的
凡先森～
·
2023-10-10 08:33
fpga开发
SV--线程（一）
1线程的使用1.1程序和模块•module(模块）作为SV从
Verilog
继承过来的概念，自然地保持了它的特点除了作为RTL模型的外壳包装和实现硬件行为，在更高层的集成层面，模块之间也需要通信和同步。
创芯人-- Fly
·
2023-10-10 08:31
SV
SV
System
Verilog
【SV_线程】
线程相比
Verilog
，SV引入了两种新的创建线程的方法——使用fork...join_none和fork...join_any语句，三者对比如下图所示①fork...join:父线程被阻塞，直到这个分支产生的所有子线程完成才继续执行父线程
日拱半卒
·
2023-10-10 08:01
#
基础知识
fpga开发
SV中，fork-join，fork-join_any、fork-join_none的理解
forkjoinnone的坑1.回忆下fork-join_none2.fork-join_none翻车现场3.再认识下for循环4.怎么防止它的翻车disablefork用法forkjoin的用法我们早在学习
Verilog
簡時光℃
·
2023-10-10 08:01
SV知识点
SV基础知识5---线程与线程间的通信
verilog
中对initial语句块主要有两种分组方式：begin...end:中的语
持续学习_ing
·
2023-10-10 08:25
systemverilog
多线程
systemverilog
fork join、fork join_any、fork join_none的区别
在
Verilog
中我们对线程（即独立运行的程序，分为父线程和子线程）的使用有：1、begin--end块（顺序执行）2、fork----join块（并行执行）而在SV中又增加了两种新的创建线程的方法：1
糖葫芦酸
·
2023-10-10 08:54
前端
[System
Verilog
] fork join_none
SV中用的比较多的是fork…join_none,以及disablefork,waitfork;其中，wait_fork会阻止当前线程，直到所有子线程完成；disablefork会killdisablefork所在的当前线程以及所有子线程；具体可看文章disablelabelanddisableforkTheparentprocesscontinuestoexecuteconcurrentlywi
lbt_dvshare
·
2023-10-10 08:54
SV
【SV中的多线程fork...join/join_any/join_none】
join1.2fork...join_any1.3fork...join_none2总结SV中fork_join和fork_join_any和fork_join_none;Note:fork_join在
Verilog
中古传奇
·
2023-10-10 08:49
systemVerilog
多线程
多路彩灯控制器LED流水灯花型
verilog
仿真图视频、源代码
名称：多路彩灯控制器LED流水灯花型
verilog
软件：Quartus语言：
Verilog
代码功能：用quartus和modelism，设计一个多路彩灯控制器，能够使花型循环变化，具有复位清零功能，并可以选择花型变化节奏
蟹代码丫
·
2023-10-10 05:01
fpga开发
多路彩灯控制器led流水灯VHDL速度可调仿真图视频、源代码
代码下载：多路彩灯控制器led流水灯VHDL速度可调_
Verilog
/VHDL资源下载名称：多路彩灯控制器led流水灯VHDL速度可调（代码在文末付费下载）软件：Quartus语言：VHDL代码功能：使用
蟹代码丫
·
2023-10-10 04:58
fpga开发
2.3 C3网络结构原理及代码解释
C3网络构成如下图所示：1.首先我们假设输入（input)一个tensor类型的float32的1X3X10X100的矩阵x；2.Conv
卷积网络
结构：构建一个
卷积网络
，其输入通道为3，输出通道为3，卷积核大小为
YANQ662
·
2023-10-10 04:20
1.Yolov5解释
深度学习
人工智能
计算机视觉
YOLO
python
pytorch
2022-03-24
现有方法从四个方面进行分类：基于自动编码器的方法、子空间聚类、基于图
卷积网络
（GCN）的方法和其他一些聚类方法
Carrie_Hou
·
2023-10-10 04:09
pytorch_神经网络构建3
文章目录卷积神经网络实现卷积层,池化层池化层:数据标准化AlexNet
卷积网络
深层网络结构vgggoogleNet网络结构ResNet网络结构DensNet网络结构训练卷积神经网络会遇到的一些问题学习率衰减卷积神经网络前面讲述了逻辑回归分类
lidashent
·
2023-10-10 00:52
机器学习
pytorch
神经网络
pytroch
笔记37：全
卷积网络
FCN结构详解
本地笔记：D:\work_file\DeepLearning_Learning\03_个人笔记\FCN学习aaaaaaaaaaaaaaaaaaaaaaa
恨晨光熹微
·
2023-10-09 20:21
入门系列
笔记
建议收藏《
Verilog
代码规范笔记_华为》（附下载）
华为
verilog
编程规范是坊间流传出来华为内部的资料，其贴合实际工作需要，是非常宝贵的资料，希望大家善存。
移知
·
2023-10-09 19:01
代码规范
笔记
华为
IC工程师职场必备《经典
Verilog
100多个代码案例》（附下载）
对于IC行业的人员而言，
Verilog
是最基础的入门，用于数字电路的系统设计，很多的岗位都会用到，可对算法级、门级、开关级等多种抽象设计层次进行建模。
移知
·
2023-10-09 19:25
fpga开发
IC
学习
就业
verilog
Verilog
刷题HDLBits——Lemmings2
Verilog
刷题HDLBits——Lemmings2题目描述代码结果题目描述Seealso:Lemmings1.Inadditiontowalkingleftandright,Lemmingswillfall
不会敲代码的研究生不是好空管
·
2023-10-09 16:09
fpga开发
Verilog
刷题HDLBits——Lemmings4
Verilog
刷题HDLBits——Lemmings4题目描述代码结果题目描述Seealso:Lemmings1,Lemmings2,andLemmings3.AlthoughLemmingscanwalk
不会敲代码的研究生不是好空管
·
2023-10-09 16:09
fpga开发
HDLBits-
Verilog
题目-状态机FSM-Lemmings题目解法/答案
前两个题目较为简单，用二段式和三段式都可以。Lemmings3加了个digging，优先级介于fall和walk之间，和fall的区别在于：ground信号完全决定lemming会不会fall，而dig信号的作用是让它开始digging，停止digging需要ground为0三段式FSM，代码如下：moduletop_module(inputclk,inputareset,//Freshlybra
dddameng
·
2023-10-09 16:31
Verilog学习笔记
fpga开发
EDA仿真测试 Modelsim仿真 .vt文件法仿真 .v文件法仿真
一、本文内容内容：通过两种方法，使用modelsim仿真
Verilog
程序版本：QuartusII13.1（64-bit）二、通过“.vt文件”测试仿真1、准备工作已建立好的工程文件//上述工程文件代码实现奇数分频功能
海绵_青年
·
2023-10-09 09:25
EDA
Verilog
实现千兆以太网传输
在上次的实验中，我们详细讲解了网络传输的过程中如何对数据进行传输，以及数据传输的格式，这次实验中，我们详细讲解如何使用
Verilog
语言来实现将UDP数据的发送。以太网数据通信的示意
neufeifatonju
·
2023-10-09 09:19
FPGA
GMII
千兆网
UDP
读论文：Real-Time Encrypted Traffic Classification via Lightweight Neural Networks
基于轻量级神经网络的实时加密流量分类0、摘要提出一种轻量级模型，设计原则“maximizethereuseofthinmodules”，thinmodules采用多头注意和一维
卷积网络
。
不会绑马尾的女孩
·
2023-10-09 08:08
论文
分类
深度学习
Encoder编码器、Decoder解码器
知乎用户对编码器解码器的理解Encoder：本身其实就是一连串的
卷积网络
。该网络主要由卷积层，池化层和BatchNormalization层组成。
YQ8023family
·
2023-10-09 08:36
深度学习常用概念理解
【乘法器】大数乘法器的设计与优化（32位，16位，8位 树型阵列乘法器Dadda Tree与Wallace Tree）
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计
Verilog
·STA·设计·验证·FPGA·架构·AMBA·书籍优化原理若将传统乘法器中加法器的排布称为阵列型
张江打工人
·
2023-10-09 06:52
#
乘法器设计
芯片
verilog
fpga
fpga开发
硬件架构
booth乘法器的原理与
verilog
实现
一、乘法原理如图所示，二进制乘法和十进制乘法类似，都是单bit相乘，移位后相加如a(4bit)*b(4bit)将上图中所有数相加时，我们会用到阵列乘法器其中，HA表示半加器，FA表示全加器，虚线表示进位链上图红色和紫色线表示最长路径，代表了组合逻辑深度，我们对其进行优化优化后，进位链变短由此我们可以得出，乘法运算由2部分组成：生成部分积、通过加法树对数据压缩二、部分积生成如图所示，红框中的数即为部
weixin_42330305
·
2023-10-09 06:22
fpga开发
【快速导航】本博客（数字IC设计领域）快速索引
博客文章快速索引【数字IC手撕代码篇】【数字IC协议篇】【数字IC面试笔试篇】【经典电路结构篇】【
Verilog
高级语法篇】【工具使用篇】【数字IC手撕代码篇】奇数分频偶数分频半整数分批小数/分数分频序列检测器模三检测器饮料机异步复位
张江打工人
·
2023-10-09 06:22
verilog
芯片
fpga
面试
fpga开发
Verilog
学习笔记一（反相器、与非门）
设计数字电路的方法演变一、反相器
verilog
代码//反相器设计`timescale1ns/10ps//1ns为时间单位，10ps的精度modulelearning(A,Y);inputA;outputY
Patarw_Li
·
2023-10-09 01:30
Verilog学习
学习
fpga开发
多功能频率计周期/脉宽/占空比/频率测量
verilog
，视频/代码
名称：多功能频率计周期、脉宽、占空比、频率测量
verilog
软件：Quartus语言：
Verilog
代码功能：多功能频率计，可测量信号的周期、脉冲宽度、占空比、频率，语言为
verilog
，quartus
蟹代码丫
·
2023-10-09 00:16
fpga开发
等精度频率计
verilog
，quartus仿真视频，原理图，代码
名称：等精度频率计设计
verilog
quartus仿真软件：Quartus语言：
Verilog
要求：A：测量范围信号:方波频率:100Hz~1MHz;B：测试误差:<0.1%(全量程)C：时钟频率:50kHzD
蟹代码丫
·
2023-10-09 00:46
fpga开发
四位十进制数字频率计VHDL，仿真视频、代码
VHDL，quartus仿真软件：Quartus语言：VHDL代码功能：使用直接测频法测量信号频率，测频范围为1~9999Hz，具有超量程报警功能演示视频：四位十进制数字频率计VHDL，quartus仿真_
Verilog
蟹代码丫
·
2023-10-09 00:45
服务器
linux
算法
fpga开发
【
Verilog
教程】7.2
Verilog
文件操作
Verilog
提供了很多可以对文件进行操作的系统任务。
高山仰止景
·
2023-10-08 22:04
Verilog教程
fpga开发
数据结构
Verilog教程
Verilog
HDLbits: Shift18
先补充一下算术移位寄存器和按位移位寄存器：System
Verilog
具有按位和算术移位运算符。按位移位只是将向量的位向右或向左移动指定的次数，移出向量的位丢失。移入的新位是零填充的。
weixin_41004238
·
2023-10-08 21:51
fpga开发
HDLbits: Count clock
目前写过最长的
verilog
代码，用了将近三个小时，编写12h显示的时钟，改来改去，估计只有我自己看得懂（吐血）moduletop_module(inputclk,inputreset,inputena
weixin_41004238
·
2023-10-08 20:10
fpga开发
verilog
实现适应RISC-V的ALU
本文基于《计算机组成与设计硬件/软件接口RISC-V版原书第5版》(戴维A.帕特森_约翰L.亨尼斯)中关于ALU设计部分的
verilog
实现一、硬件结构采用书中适应于RISC-V架构的64位ALU设计，
GTAJ
·
2023-10-08 12:35
RISC-V
CPU
risc-v
硬件工程
fpga开发
MS-AAGCN：Skeleton-Based Action Recognition with Multi-Stream Adaptive Graph Convolutional Networks
Skeleton-BasedActionRecognitionwithMulti-StreamAdaptiveGraphConvolutionalNetworksCVPR2019基于骨架的多流自适应图
卷积网络
动作识别主要内容
KrystalKarlieKarina
·
2023-10-08 10:09
论文学习
上一页
27
28
29
30
31
32
33
34
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他