E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
国产FPGA
4集就神秘消失,没妨碍它把人性掰得粉碎
从《大圣归来》崭露头角,到《哪吒》的票房奇迹,许多人感叹:
国产
动画崛起了。
谈心社
·
2024-01-30 07:35
filenet市值将在2023年超过比特币,区块链有ipfs会更好
从2008年比特币诞生之初开始,数字货币的“挖矿”经历了五个时代:CPU挖矿,GPU挖矿,
FPGA
挖矿,ASIC挖矿,大规模集群挖矿。
区小楼
·
2024-01-30 07:35
基于
FPGA
实现Aurora高速串行接口
0本文目录1)Aurora简介2)
FPGA
简介3)系统设计4)逻辑设计5)模块设计6)AuroraIP核简介7)AuroraIP核定制8)Aurora协议特点9)结束语1Aurora简介1)采用并行方式传输高速的数据流有很多设计难点
宁静致远dream
·
2024-01-30 07:49
FPGA水滴穿石
FPGA
光纤Aurora_8B_10B
本章基于Vivado开发工具中Aurora的IP核进行验证。本章包括了光纤眼图的验证、单个Aurora核下板验证、两个Aurora核下板验证。光纤接口眼图验证在协议的选项中,本次实验采用的是Custom(自定义模式)。LineRate(行速率)选项在QPLL/CPLL都支持的情况下带宽为0.6Gb/s到6.5Gb/s,本次实验选择了带宽3.125Gb/s。米联客发板的输入的差分时钟为156.250
小五头
·
2024-01-30 07:14
基于Verilog实现算法
fpga开发
《宠儿》争2019奥斯卡靠的可不是一哭二闹三上吊
星期五言:至今让我百思不得其解的是,
国产
宫斗戏的“斗”字到底体现在哪!——动辄大哭小叫,摔盘子砸碗;再不就是那些夸张的表情包……那跟亲临菜市场的老娘们打架有什么区别!
星期五文艺
·
2024-01-30 06:10
《云南虫谷》,怎么突然觉得王胖子这么聒噪,“烦人”呢?
监制,导演和主演都不换的系列电视剧在中国真的不多见,
国产
电视剧的出品方似乎一直都没有找准一个大IP,和主演谈好条件一连拍几季的前瞻眼光。而这一次的《鬼吹灯》系列很好地开了一个先河,
诗逸小栈
·
2024-01-30 05:15
sagacity-sqltoy 缓存翻译功能整理,源码拆解
今天介绍一个让我觉得很特别、用起来特别舒服的ORM框架:sagacity-sqltoy,简称:sqltoy,这个框架完全
国产
,框架作者也是中国人。
纯净水_boy
·
2024-01-30 00:20
能打败吴京的只有吴京,《长津湖》超越《战狼2》票房成影史第一
从9月30日上映,到如今问鼎,在过去50多天里,被誉为
国产
战争电影天花板的《长津湖》,一共吸引了1.2亿位观众走进影院支持,最终成为了中国影史冠军。在此之
涂女侠
·
2024-01-29 23:21
靳东,精英人设有点够了吧,这评分只有5.3的翻拍剧伤到你了嘛
最近这段时间
国产
职业剧「精英律师」又出来了!
菠萝星球娱乐
·
2024-01-29 21:59
五部欧美恐怖片,你可能没看过,但你一定听说过,晚上看最过瘾
不过今天我不说
国产
恐怖片了,还是谈谈欧美恐怖片吧。就像前面刚写的那篇文章一样,也是选择五部,都是经典中的经典。5.《灵异第六感》,布鲁斯威利斯为数不多的恐怖片,说实在的,这部恐怖片不以恐怖
舜子的简单日记
·
2024-01-29 21:24
今天碎碎念
后者是
国产
原创。第一期的书是《月亮和六便士》。我看过,没看懂。男主角是证券经济人,我是真没印象。
duoduo_four
·
2024-01-29 21:31
pin to pin替代TI DRV8872的GLOBALCHIP直流电机驱动芯片GC8872,低成本、宽电压,内置电荷泵,短地短电源保护,限流
我这边推荐使用浙江GLOBALCHIP
国产
电机驱动芯片进行替换设计。供货稳定、价格低廉。
2301_79716471
·
2024-01-29 19:17
GLOBALCHIP
安防
车用信息娱乐
信息与通信
电动移位旋钮
可Pin to Pin兼容DRV8837的
国产
H桥电机驱动芯片,具大电流,短gnd,短电源保护功能
在
国产
牙刷,电子锁设计中,以前方案很多采用TI的DRV8837做直流电机驱动,随着中美贸易战和牙刷,电子锁等产品价格平民化普及,很多大厂在做
国产
化替代设计方案,GLOBALCHIP的电机驱动芯片GC8837
2301_79716471
·
2024-01-29 19:17
GLOBALCHIP
单片机
嵌入式硬件
手机充电器
电动牙刷
机器人
热烈电影票多少钱一张?买特价热烈电影票方法揭秘(强烈推荐)
很少在
国产
电影中看到烟火气很浓的电影,在电影《热烈》中穷人被刻画得非常的好,没有吃泡面租大平层的浮夸,也没有尖酸刻薄占小便宜的丑化,是温馨的很有治愈系的生活。
桃朵十三
·
2024-01-29 18:37
D6212
国产
低电压输入,输入兼容 TTL/CMOS 逻辑信号,集成八路达林顿阵列和 IR-CUT 驱动电路,应用于步进电机驱动,指示灯驱动上
D6212是专为安防摄像头系统设计的驱动电路,电路由八路达林顿管阵列和H桥驱动电路两个单元组成。八路达林顿管阵列均带有续流二极管,可用于驱动步进电机;H桥驱动电路单元可以直接驱动IR-CUT。单个达林顿管在输入电压低至1.8V状态下支持电流300mA输出,将达林顿管并联可以得到更大输出电流能力。D6212的每一路达林顿管内部串联一个基极电阻,5V工作电压以下可直接与TTL/CMOS电路连接,可直接
青牛科技实业01
·
2024-01-29 18:36
单片机
嵌入式硬件
驱动开发
国产
1.8V低电压输入,可用于驱动步进电机;H 桥驱动电路单元可以直接驱动IR-CUT
D6212是专为安防摄像头系统设计的驱动电路,电路由八路达林顿管阵列和H桥驱动电路两个单元组成。八路达林顿管阵列均带有续流二极管,可用于驱动步进电机;H桥驱动电路单元可以直接驱动IR-CUT。单个达林顿管在输入电压低至1.8V状态下支持电流300mA输出,将达林顿管并联可以得到更大输出电流能力。D6212的每一路达林顿管内部串联一个基极电阻,5V工作电压以下可直接与TTL/CMOS电路连接,可直接
深圳市青牛科技实业有限公司
·
2024-01-29 18:35
单片机
嵌入式硬件
驱动开发
D6212
国产
芯片,由八路达林顿晶体管和H桥电机驱动电路组成,采用SSOP24的封装形式封装。应用于步进电机驱动等产品上
D6212是专为安防摄像头系统设计的驱动电路,电路由八路达林顿管阵列和H桥驱动电路两个单元组成。八路达林顿管阵列均带有续流二极管,可用于驱动步进电机;H桥驱动电路单元可以直接驱动IR-CUT。单个达林顿管在输入电压低至1.8V状态下支持电流300mA输出,将达林顿管并联可以得到更大输出电流能力。D6212的每一路达林顿管内部串联一个基极电阻,5V工作电压以下可直接与TTL/CMOS电路连接,可直接
Jack15302768279
·
2024-01-29 18:05
单片机
嵌入式硬件
人工智能
相机
国产
品牌GC3901与A3901/allegro的参数对比,适用于摄像机、消费类等产品中
芯片描述GC3901是一款低压5V全桥驱动芯片,为摄像机、消费类产品、玩具和其他低压或者电池供电的运动控制类应用提供了集成的电机驱动解决方案。一般应用中驱动两个独立的直流电机,或者一个步进电机。GC3901每个通道能提供高达1.1A的持续输出电流;可以工作在2~6V的电源电压。GC3901具有PWM(IN/IN)输入接口,与行业标准器件兼容,并具有过温保护功能。采用DFN10封装。芯片应用●摄像机
Jack15302768279
·
2024-01-29 18:05
GLOBALCHIP
单片机
嵌入式硬件
摄像机
人工智能
电动牙刷
医疗器械
健康医疗
应用于车载音响系统上的
国产
芯片D3121描述
D3121,D3121F及D3121N是一块对地能动冲放大器集成电路,该电路能有效消除由线路电阻所引起的问题及噪声。所需外围电容小,便于设计时小型化的同时可靠性不降低。广泛应用于车载音响系统内。D3121系列采用DIP8、SOP8、SIP8的封装形式封装。主要特点:外接电容小共模抑制比高(57dB典型,f=1kHz).低噪声(VNO=3.5mVrms典型.).低失真(THD=0.002%典
Jack15302768279
·
2024-01-29 18:05
芯谷
车载音响系统
NPDP证书:让你的职业生涯飞升!
NPDP认证:产品经理的国际通行证NPDP,即产品经理国际资格认证,是由美
国产
品开发与管理协会(PDMA)所发起,是国际公认的新产品开发专业认证。从全国考试数据来看,NPDP证书的热度持续上升!
IT课程顾问
·
2024-01-29 16:33
NPDP
服务器
运维
产品经理
网络
web安全
前端
前端框架
ISE中逻辑分析仪ChipScope的使用
基本上采用了典型外部逻辑分析仪的理念和功能,却无需额外的逻辑分析设备、测试I/O、电路板走线和探点,只要建立一个对应的文件并做相关设置后,与当前工程捆绑编译,用一根JTAG接口的下载电缆连接到要调试的
FPGA
YprgDay
·
2024-01-29 15:47
#
开发工具的使用
fpga开发
Vivado中嵌入式逻辑分析仪ILA的使用(2)
FPGA
综合出来的电路都在芯片内部,基本上是没法用示波器或者逻辑分析仪器去测量信号的,所以xilinx等厂家就发明了内置的逻辑分析仪。
Pilgrim2017
·
2024-01-29 15:16
FPGA
Vivado
北京日报批北京电视台播出的《因法之名》,好“戏”怎么看?
人们往往拿前两年播出的《人民的名义》作为参照,希望该剧也能成为
国产
剧新高峰。应该说,《因法之名》具备这样的先天条件,同样由最高人民检察院推出,同样是名编剧执笔创作,同样是实力派老戏骨扎堆。
老兵新声
·
2024-01-29 15:42
待遇 新时达机器人_
国产
机器人的实力担当,走进新时达机器人的新时代
作为
国产
机器人的实力担当,新时达机器人肩负着推动中国“加速度”的重任,其未来发展备受各方关注。本期中国机器人峰会“首批百佳示范机器人系统集成商”推介,让我们走进新时达机器人的新时代。
weixin_39635432
·
2024-01-29 15:20
待遇
新时达机器人
毅速ESU:2024年3D打印在模具行业的发展预测
1.设备成本进一步下降行业专机将出现由于目前整个3D打印技术没有实现跨越,
国产
的3D打印设备已经达到并在某些领域部分超过进口设备。除了激光器和振镜系统,其他部分基本实现
国产
替代。由于
看侃侃
·
2024-01-29 15:49
性能优化
制造
国产
麒麟系统KylinOS Server V10 SP2安装MongoDB6.0版本
1.下载安装包安装下载链接:https://fastdl.mongodb.org/linux/mongodb-linux-aarch64-rhel82-6.0.6.tgz2.上传到服务器3.解压安装包tar-zxvfmongodb-linux-aarch64-rhel82-6.0.6.tgz4.将解压得到的文件夹移动到其他目录mvmongodb-linux-aarch64-rhel82-6.0.6
风灬流苏
·
2024-01-29 14:23
mongodb
数据库
丞宁成长日志连载D94
大哥在拼积木,时不时过来和我交流成果,小颗粒积木太多,生日给他买了一套
国产
的乐高的机械教具,可是图纸都是电子版他没法自己玩,搭了一个杠杆以后再没动。
兔子女士男生宿舍管理员
·
2024-01-29 14:33
《二十不惑》大结局:寻果CP分崩离析,唯有梁子事业爱情双丰收
而且,在大部分的
国产
影视作品里,大多都以美好结局收尾。一方面满足观众心愿。另一方面,也算是对剧中人物的一个好交代。在《二十不惑》里。最值得讨论的热点之一,莫过
糖糖的树洞
·
2024-01-29 14:12
水彩绘画练习之[100张钢笔淡彩]—第6张
昨晚试用了新买了
国产
毛笔,冰心和千雪,15块一支,
国产
毛笔蓄水能力真的很强,就是容易掉毛,毛很软,新手可能不太好掌控。好啦,不废话啦,上图咯。图片发自App两只透明的笔杆就是新买的冰心和千雪。
白小茴手绘
·
2024-01-29 14:11
王传君的孤注一掷电影免费观看是真的吗?孤注一掷电影票优惠后多少钱一张?
甚至有人都放出了电影院不清晰的枪版视频,对于优秀的
国产
电影小编推荐大家还是去电影院支持下票房哦,原价40多一张的孤注一掷电影票在微信公众号【奥特快外卖】只需要20-30左右,一家人少吃一顿烧烤就能一起团聚电影院
桃朵十三
·
2024-01-29 13:54
【
FPGA
】:ip核--Divider(除法器)
本文转自:【
FPGA
】:ip核–Divider(除法器)二、Divider(除法器)概述除法器顾名思义,用来做除法运算。
岁岁人如旧
·
2024-01-29 13:10
FPGA
fpga开发
FPGA
逻辑资源评估之BRAM(以Xilinx为例)
在
FPGA
逻辑设计时,需要参考所需逻辑资源对
FPGA
进行选型,其中一项就是对BRAM的评估,在这里以xilinxUltraSCALE+系列
FPGA
为例,对BRAM进行简单介绍。
wkonghua
·
2024-01-29 13:38
FPGA
FPGA开发
fpga开发
FPGA
实现八位数字抢答器设计
一.设计要求八位数字抢答器设计要求:抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0~S7表示。设置一个系统清除和抢答控制开关S,该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在优先抢答选手的编号一直保持到主持人将系统清除为止。抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如,30秒)。当主持人启动"开始"键后,定时器进行减计时,同时扬声器发出短暂
FPGA之旅
·
2024-01-29 13:08
FPGA之旅课设
fpga开发
FPGA
抢答器设计
设计一抢答器,要求如下:抢答台数为6;具有抢答开始后20s倒计时,20秒倒计时后6人抢答显示超时,并报警;能显示超前抢答台号并显示犯规报警;系统复位后进入抢答状态,当有一路抢答按键按下,该路抢答信号将其余各路抢答信号封锁,同时铃声响起,直至该路按键松开,显示牌显示该路抢答台号。clk时钟信号b1~b6抢答按钮reset复位按钮shield屏蔽标志位stop倒计时暂停标志位show显示器alarm1
wef@~@
·
2024-01-29 13:38
fpga开发
URAM和BRAM 的区别
无论是7系列
FPGA
、UltraScale还是UltraScalePlus系列
FPGA
,都包含BlockRAM(BRAM),但只有UltraScalePlus芯片有UltraRAM也就是我们所说的URAM
shenlansee
·
2024-01-29 13:37
fpga开发
仙侠影视剧的鼻祖,当属徐老怪的蜀山传
但过去了20多年,我们
国产
仙侠影视剧的特效、结构、叙事却没有青出于蓝而胜于蓝,钱花了不少,口碑之作
主观影视
·
2024-01-29 13:22
Xilinx
FPGA
BRAM使用方法
BRAM使用方法在利用
fpga
进行数据处理的过程中,对高速数据采集或者传输的过程中,需要对数据尽心缓存,缓存一般有两种不同的方法,一种是FIFO,一种是RAM,FIFO在vivado中提供IP核,FIFO
一支绝命钩
·
2024-01-29 13:36
FPGA
fpga开发
FPGA
| BRAM和DRAM
BRAM(BlockRAM)Blockram由一定数量固定大小的存储块构成的,使用BLOCKRAM资源不占用额外的逻辑资源,并且速度快。但是使用的时候消耗的BLOCKRAM资源是其块大小的整数倍。如Xilinx公司的结构中每个BRAM有36Kbit的容量,既可以作为一个36Kbit的存储器使用,也可以拆分为两个独立的18Kbit存储器使用。反过来相邻两个BRAM可以结合起来实现72Kbit存储器,
初雪白了头
·
2024-01-29 13:35
农夫笔记
fpga开发
Xilinx 7系列 BRAM概述
Xilinx7系列
FPGA
中的块RAM可存储36Kb的数据,可以配置为两个独立的18KbRAM或一个36KbRAM。
FPGA自学笔记分享
·
2024-01-29 13:34
fpga开发
FPGA
中除法器IP核乘法器IP核使用
FPGA
中除法器IP核乘法器IP使用1.除法器IP核有两种,3.0是最大支持32bit的被除数除数;4.0是最大支持64bit的被除数除数;研究电机时需要计算步数,都仅仅需要32bit因此选择3.0;2
小时姐姐
·
2024-01-29 13:04
fpga
用
FPGA
实现多人抢答器
测试题目“三人抢答器”要求:(1)答题开始后,由主持人按下“开始”键后进入抢答环节;(2)每人一个抢答按钮,有人抢答成功后,其他人再抢答无效;(3)当某人抢答成功时,抢答器系统发出半秒的低频音,并在数码管上显示该组别序号;(4)每个人初始分数为0,抢答成功得到一分,并在数码管上显示3人的得分;(每人分配一个数码管用于显示分数,显示“0~9”)(5)抢答成功后,10秒倒计时,并在数码管上显示。倒计时
m0_54472634
·
2024-01-29 13:33
fpga开发
基于
FPGA
的4路抢答器verilog,quartus
名称:基于
FPGA
的4路抢答器verilog(代码在文末付费下载)软件:Quartus语言:Verilog要求:1.主持人具有最高优先级,实现4路公平抢答判决。2.具有选手提前抢答和抢答成功指示。
FPGA代码库
·
2024-01-29 13:03
fpga开发
[转]Bram和Dram的区别
2、bram有较大的存储空间,是
fpga
定制的ram资源;而dram是逻辑单元拼出来的,浪费LUT资源3、dram使用更灵活方便些补充:在XilinxAsynchronousFIFOCORE的使用时,有两种
ddk43521
·
2024-01-29 13:02
【
FPGA
教程案例11】基于vivado核的除法器设计与实现
FPGA
教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab
·
2024-01-29 13:32
★教程2:fpga入门100例
fpga开发
除法器
IP核
verilog
FPGA教程
为什么时序逻辑电路会落后一拍?
FPGA
初学者可能经常听到一句话:“时序逻辑电路,或者说用<=输出的电路会延迟(落后)一个时钟周期。”但在仿真过程中经常会发现不符合这一“定律”的现象–明明是在仿真时序逻辑,怎么输出不会落后一拍?
单刀FPGA
·
2024-01-29 13:30
FPGA设计与调试
fpga开发
Verilog
xilinx
IC
altera
数字式竞赛抢答器(基于Quartus的原理图设计)
FPGA
数字式竞赛抢答器(基于Quartus的原理图设计)
FPGA
一.设计思路二.实现过程1.第一信号鉴别锁存模块+犯规电路(1)使用器件74175,带公共时钟和复位四D触发器(2)原理a.比赛开始前,主持人复位按钮
月月如常
·
2024-01-29 13:30
fpga开发
嵌入式硬件
单片机
【
FPGA
】Verilog描述电路的三种方式(结构化、数据流和行为化)
前言众所周知,Verilog是作为一种HDL(HardwareDescriptionLanguage,硬件描述语言)出现的,它的主要功能是在不同的抽象层级上描述电路,从而实现电路设计。那么到底该如何描述电路?Verilog提供了3种不同的方式:结构化描述方式(结构模型,StructuralModeling)数据流描述方式(数据模型,Dataflowmodeling)行为级描述方式(行为模型,Beh
单刀FPGA
·
2024-01-29 13:59
Verilog语法
fpga开发
Xilinx
IC
FPGA
altera
xilinx
FPGA
除法器ip核(divider)的使用(VHDL&Vivado)
一、创建除法ip核vivado的除法器ip核有三种类型,跟ISE相比多了一个LuMult类型,总结来说就是LuMult:使用了DSP切片、块RAM和少量的
FPGA
逻辑原语(寄存器和lut),所以和Radix2
坚持每天写程序
·
2024-01-29 13:58
FPGA
VHDL
VIVADO
fpga开发
1024程序员节
FPGA
原理与结构(8)——块RAM(Block RAM,BRAM)
系列文章目录:
FPGA
原理与结构(0)——目录与传送门一、BRAM简介大家对于RAM应该并不陌生,RAM就是一张可读可写的存储表,它经常被拿来与ROM进行对比,相比之下,ROM只可读。
apple_ttt
·
2024-01-29 13:28
FPGA原理与结构
fpga开发
FPGA
通过 UDP 以太网传输 JPEG 压缩图片
FPGA
通过UDP以太网传输JPEG压缩图片简介在
FPGA
上实现了JPEG压缩和UDP以太网传输。
OpenFPGA
·
2024-01-29 13:23
fpga开发
udp
网络协议
网络
上一页
17
18
19
20
21
22
23
24
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他