数字电路逻辑设计

常用电平标准

现在常用的电平标准有TTLCMOSLVTTLLVCMOSLVDSPCI等，下面简单介绍一下各自的供电电源、电平标准及注意事项数字电路中，由TTL电子元件组成电路使用的电平。电平是个电压范围。
三个刺客·2023-08-04 16:09

数字电路基础知识系列（六）之LC滤波器的基础知识

针对设计过程的问题，如有疑问，欢迎留言讨论！点我返回目录LC滤波器，是指将电感(L)与电容器©进行组合设计构成的滤波电路，可去除或通过特定频率的无源器件。电容器具有隔直流通交流，且交流频率越高越容易通过的特性。而电感则具有隔交流通直流，且交流频率越高越不易通过的特性。因此，电容器和电感是特性完全相反的被动元器件，通过将电容和电感组合，就可去除或通过特定频率的信号。1LC滤波器的种类LC滤波器按所通
一杯苦咖啡️·2023-08-04 16:32

数字电路硬件设计系列（十五）之以太网电路设计

针对设计过程中的问题，如有疑问，欢迎留言评论！点我返回目录1简介以太网在平时的生活中，也是随处可见的。以太网接口电路主要分为两个部分：媒体访问控制器、物理层接口两部分组成。以太网主要可以分为四类：分别是标准以太网、快速以太网、千兆以太网、万兆以太网。类型说明标准以太网传输速率为10Mbps快速以太网传输速率为100Mbps千兆以太网传输速率为1000Mbps万兆以太网传输速率为10000Mbps2
一杯苦咖啡️·2023-08-04 10:19

时序逻辑与组合逻辑

目录一、概念二、区别一、概念数字电路按照逻辑功能一般可以分为组合逻辑和时序逻辑。
cjx_csdn·2023-08-04 01:16

Verilog HDL可综合与不可综合语法

1.7always进程块1.8运算操作符1.9赋值符号=（阻塞）、<=（非阻塞）二、不可综合的语法子集2.1所有工具都不支持的结构2.2有些工具支持有些工具不支持的结构硬件描述语言（HDL）是用来描述数字电路和设计数字逻辑系统的语言
cjx_csdn·2023-08-04 01:46

Verilog寄存器电路描述（异步复位、异步置位等）

寄存器电路的Verilog描述方式一、最基本的寄存器二、异步复位寄存器三、异步置位寄存器四、既有异步复位又有异步置位五、同步使能寄存器寄存器是时序逻辑设计的核心。
cjx_csdn·2023-08-04 01:46

用代码手动加载TuriCreate的机器学习模型

其中有一部分是是使用XCode写的命令行工具,用来调用机器学习模型输出结果,与Python的主体程序进行沟通.XCode自身有一个功能,直接可以打开mlmodel文件,直接加载到XCode中即可.但是,我的逻辑设计是每个独立股票各自独立的机器学习模型
王渊鸥·2023-08-03 18:27

嘘！这些小说，建议你晚上一个人的时候偷偷看

它们逻辑设计精密，解密过程酣畅淋漓，一口气读下来让读者们往往有着宛如乘坐云霄飞车一般停不下来的阅读体验。虽然在这个悬疑惊悚小说分类中，欧美和日本的
新浪读书·2023-08-03 11:08

数电基础知识学习笔记

文章目录：一：逻辑门1.逻辑门电路的分类1.1按逻辑（逻辑门）1.1.1逻辑定义1.1.2常见数字电路相关符号1.1.3电路图表示1.1.4逻辑门电路图像符号1.2按电路结构1.3按功能特点2.高低电平的含义
刘鑫磊up·2023-08-01 18:00

数字电路(一)

1、例题1、进行DA数模转换器选型时，一般要选择主要参数有（A）、转换精度和转换速度。A、分辨率B、输出电流C、输出电阻D、模拟开关2、下图所示电路的逻辑功能为（B）A、与门B、或门C、与非门D、或非门分析该电路，P=A·B，Q=A+B，故F=A+B，即该电路进行的是或运算，~(~A&~B)=A+B3、下面哪个操作符的优先级最低（A）？A、&&B、&C、|D、^对于优先级，条件操作符的优先级最低，
混子王江江·2023-08-01 14:28

Web开发流程

2.分析与设计可以细分为4步：①架构分析与设计②业务逻辑分析③业务逻辑设计④界面设计3.开发环境的搭建4.开发-测试-开发-测试5.编写文档
Luck-·2023-07-31 14:40

前后端分离实现博客系统

文章目录博客系统前言1.前端1.1登陆页面1.2博客列表页面1.3博客详情页面1.4博客编辑页面2.后端2.1项目部署2.1.1创建maven项目2.1.2引入依赖2.1.3创建目录结构2.1.4部署程序2.2逻辑设计
薯条和番茄酱·2023-07-30 15:25

Verilog仿真与验证 MATLAB —— 利用MATLAB对Verilog进行仿真验证

Verilog仿真与验证MATLAB——利用MATLAB对Verilog进行仿真验证Verilog是一种硬件描述语言，通常用于数字电路设计。在设计过程中，需要对设计的电路进行仿真和验证以确保其正确性。
m0_47037246·2023-07-29 21:44

多线程处理耗时任务

而平台端要处理的事情是，接收文件并分析处理将关键信息入库我刚开始的设计逻辑是这样的原来的逻辑设计图刚开始一切都是OK的，但是后来文件数据量的增多，文件解析就需要耗费一定的时间，返回给客户端的信息的时间就会增加
Y_Q·2023-07-29 05:53

MySQL

离散数学，数字电路，体系结构，编译原理。＋实战经验，高级程序猿优秀的程序猿什么是数据库数据库(DB，D
潆勖·2023-07-28 06:23

揭秘集成电路设计之数字IC后端攻城狮

成为IC设计工程师所需门槛较高，往往需要有良好的数字电路系统及嵌入系统设计经验，了解ARM体系结构，良好的数字信号处理、音视频处理，图像处理及有一定的VLSI基础。
人生得意须尽欢张志平·2023-07-27 02:39

滤波电容

数字电路要运行稳定可靠，电源一定要”干净“，并且能量补充一定要及时，也就是滤波去耦一定要好。什么是滤波去耦，简单的说就是在芯片不需要电流的时候存储能量，在你需要电流的时候我又能及时的补充能量。
warm朵朵·2023-07-26 17:13

《数字电路》

研究数字电路主要工具是什么？研究数字电路主要方法是什么？时序逻辑电路简称时序电路，按触发方式将时序电路分为哪两大类？TTL数字集成电路的或门，或非门多余的输入端如何处理？
weixin_523451536·2023-07-26 14:19

Linux 系统下 “Verilog” 编程配置

VerilogHDLIverilogGtkwave环境搭建软件的安装Vim之Verilog语法高亮配置简单的计数器示例计数器程序的编写仿真测试简介VerilogHDLVerilogHDL是一种用于设计数字电路的硬件描述语言
물の韜·2023-07-26 13:37

数字IC经典电路（3）——经典除法器的实现（除法器简介及Verilog实现）

在数字电路中，除法器经常被用作重要的计算单元，其主要功能是将一个数除以另一个数并给出商和余数。与加法器和减法器类似，除法器也属于算术逻辑单元(ALU)的
IC_Brother·2023-07-25 07:48

头条！一个专为系统集成企业设计的商业模式

本协同网络渠道新营销模式，以组织结构扁平化、合作伙伴粘度强、他人复制难度大、规模效应价值高为底层逻辑设计，帮助安防行业或环保行业的系统集成企业全面提升渠道建设能力，构建一个覆盖全国区域的协同网络营销渠道
陈生人际关系商业化·2023-07-25 02:53

PPT逻辑设计与完美呈现

PPT逻辑设计与完美呈现https://haoxinyunxueyuan.zhixueyun.com/#/study/course/detail/detailInfoCD00——朱宁川logo设计神器:
加菲大叔·2023-07-24 22:46

【FPGA高速数据采集ATA接口verilog开发】——实现高速、稳定的数据传输

【FPGA高速数据采集ATA接口verilog开发】——实现高速、稳定的数据传输在数字电路设计中，FPGA（FieldProgrammableGateArray）是一个广泛使用的可编程逻辑器件。
2301_78484069·2023-07-23 00:21

收藏|必读10本pcb设计书籍推荐

这是一本关于高速数字电路设计的优秀教材，适合那些需要设计高速电路的工程师。
捷配科技·2023-07-19 21:42

CASE_01 基于FPGA的交通灯控制器

目录1案例引导1.1硬件设计初窥1.2逻辑设计初窥2模块级逻辑设计2.1时钟分频模块2.2数码管译码模块2.3主逻辑运行模块3系统逻辑设计4硬件设计4.1电源接口电路设计4.2电源系统设计4.3时钟设计
比特电子工作室·2023-07-19 04:48

【C语言】C语言成长之路之简单扫雷的逻辑设计和实现੭ ᐕ)੭*⁾⁾

Hello，大家好ฅ˙Ⱉ˙ฅ！今天小狮子我又为大家带来了一篇关于我最近的C语言阶段性学习成果，即和上一篇博客中的傻瓜三子棋并称C语言两大守门将(我自己取的，嘻嘻)的扫雷实现的文章。目录一、数组的创建与初始化二、打印扫雷盘及展示扫雷盘状态三、设置炸弹坐标四、最后的玩家交互与判断胜负在扫雷游戏实现之前，我们要了解扫雷的基本逻辑：1.扫雷开始时，玩家输入可以选择要排查的位置2.如果当玩家找到一个未埋雷区
MO_lion·2023-07-18 21:49

十八、D触发器介绍：

同步D触发器解析：5.复位置数D触发器电路图：_d触发器功能表-嵌入式文档类资源-CSDN文库https://download.csdn.net/download/zhjysx/85593499晶体管级数字电路设计专栏目录
UpbeatAchiever·2023-07-18 16:03

十九、D触发器做二分频器解析：

目录线路图：线路图分析：工作状态分析：效果总结：晶体管级数字电路设计专栏目录_LDQM的博客-CSDN博客关于使用D触发器实现N进制计数器的方法链接：
UpbeatAchiever·2023-07-18 16:03

十七、基本RS触发器

-嵌入式文档类资源-CSDN文库基本RS触发器解析PDF：基本RS触发器解析PDF晶体管级数字电路
UpbeatAchiever·2023-07-18 16:03

一、数制及其转换

二进制介绍：二进制在数字电路、计算机程序等应用中广泛存在，二进制数中，每一
UpbeatAchiever·2023-07-18 16:30

如何用smardaten无代码平台进行复杂逻辑编排？

3、服务编排-进销存（1）业务说明（2）设计说明1）数据库设计2）表单设计3）列表设计4）逻辑设计4.1逻辑控制设计4.2服务编排设计4、使用体会与感想1、前言Hello，各位小伙伴们，最近洲洲发现了一个十分好用的无代码软件平台
程序员洲洲·2023-07-18 11:20

基于System Verilog的同步FIFO实现(一)

FIFO，全称FirstInFirstOut，它是数字电路设计中一个重要的基本单元，它分为同步FIFO和异步FIFO，所谓同步FIFO，是指读写都是在同一个时钟的驱动下进行的，而异步FIFO读写操作的时钟是分离的
FPGA硅农·2023-07-17 22:30

带宽的含义

对于数字电路来说，400MHz就是每秒可以传输400M个0或1，即400M个bit，换算成常用的Byte/s要除以8，因此，千兆网的实际传输速度约为128MB/s.
Zack_Liu·2023-07-17 16:17

数字电子基础课程设计——基于74LS90的电子时钟，可实现校准时分秒以及清零

课设内容数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长使用寿命的优点，因此得到了更广泛的使用，数字电子钟从原理上讲是一的数字电路
卦拾伍·2023-07-17 16:33

中南民族大学数字电路实验一

数字电路实验一基本逻辑门实验1.与非门实现与门2.与非门实现或门3.与非门实现或非门4.与非门实现异或门5.与非门实现与或门6.与非门实现与或非门实验报告结果分析基本逻辑门实验一、实验目的1．掌握logisim
紫荆鱼·2023-07-17 16:02

8位16进制频率计设计实验--VHDL

（3）学习使用VHDL语言方法进行逻辑设计输入（4）学习设计8位16进制频率计,学习较复杂的数字系统设计方法，并在实验开发系统上熟悉运行输入及仿真步骤原理二、实验仪器设备（1）PC机一台。
易安寄云·2023-07-17 16:01

如何实现时钟信号分频？

在进行数字电路实验时，经常需要对时钟信号进行分频，以实现输出不同频率的时钟信号。以下题为例：要求将50MHz的时钟信号进行分频，产生1MHz的时钟信号。
知行&·2023-07-17 16:29

FPGA实现简易电梯控制系统设计

这是某高校数字电路实验II课设，已实现2022年秋季学期所有功能软硬件配置系统：win10软件：Vivado2018.3开发板芯片：xc7a35tftg256-2设计要求1、实现2层楼的简易电梯控制系统
lue_app·2023-07-17 16:56

FPGA学习---6.PLL 锁相环

锁相环在模拟电路和数字电路系统中均有广泛的使用，很多的MCU芯片如STM32、MSP430等都集成了片上PLL，用来通过片外较低频率的晶振产生的时钟倍频得到较高频率的时钟信号以供MCU的内核和片上外设使用
堪堪多写博客少睡觉·2023-07-17 10:14

quartus工具篇——modelsim的使用

总结参考视频：quartus工具篇——modelsim的使用1、modelsim简介QuartusPrime是一款由英特尔开发的集成电路设计软件，而ModelSim是Quartus的一个可选工具，用于进行数字电路仿真和验证
辣子鸡味的橘子·2023-07-16 22:33

PWM呼吸灯设计

PWM呼吸灯设计：在数字电路设计中，通常使用脉宽调制（PWM）技术来实现呼吸灯效果。PWM通过改变信号的高电平时间比例来控制输出的亮度。
Fu-yu·2023-07-16 19:59

数电基础一：原码、反码和补码

一、原理和计算1、原码在数字电路中，我们用逻辑电路输出的高低电平表示二进制码1、0，我们有时候需要对正数和负数进行操作，但是在二进制逻辑电路中只有0和1，并没有负号，所以我们在数值的最高位添0表示正数，
Dypypp·2023-07-16 09:48

基于 RK3399+fpga 的 VME 总线控制器设计(二）硬件和FPGA逻辑设计

3.2FPGA最小系统设计FPGA最小系统是指可以使FPGA正常工作的最基本的系统，主要包括电源电路、配置电路、时钟和复位电路。本次设计使用的FPGA为紫光同创的PG2L100H,接下来具体介绍FPGA最小系统各个部分的电路设计。（1）电源电路设计FPGA所需要的电源电压有3.3V、1.8V、1.2V和1V。其中，内核逻辑电源和专用RAM模块（DRAM）电源为1V，FPGA辅助电源为1.8V，IO
深圳信迈科技DSP+ARM+FPGA·2023-07-15 14:51

专用集成电路设计实用教程（学习笔记一）

1.2集成电路系统的组成一个常见的集成电路系统，有如下模块：（1）数字电路模块（2）模拟电路模块（3）知识产权IP核（4）边界扫描模块（5）输入/输出PAD（6）内存数字电路大致可以分为数据通路（DataPath
day day learn·2023-07-15 10:31

一处相思起，两方情不休 | 《君有疾否》by 如似我闻

这部作品无论从立意格局，还是逻辑设计，亦或是故事铺排上来说，都跟前两部有着太多差距，但跟其他大多数同类型的古风权谋类小说相比，也是很不错了。文荒时可以翻翻。
小刺猬冲出江湖·2023-07-15 09:11

Verilog基本语法之数据类型

Verilog是一种用于数字逻辑电路设计的硬件描述语言，可以用来进行数字电路的仿真验证、时序分析、逻辑综合。
IC修真院·2023-07-15 07:18

紫光同创 FPGA 开发跳坑指南（三）—— 联合 Modelsim 仿真

    Modelsim是FPGA开发中重要的EDA设计仿真工具，主要用于验证数字电路设计是否正确。紫光PangoDesignSuite开发套件支持联合Modelsim仿真，这里作简要的介绍。
洋洋Young·2023-07-15 02:56

数据库结构优化

[TOC]前言：良好的数据库结构逻辑设计和物理设计师数据库获得高性能的基础影响数据库性能的因素数据库结构优化的目的减少数据冗余尽量避免数据威化中出现更新，插入和删除异常插入异常：存在表中的某个实体随着另一个实体存在而存在更新异常
叫我胖虎大人·2023-07-15 00:54

毕业设计-基于微信小程序的答题系统

目录前言课题背景与简介实现设计思路一、方案结构设计二、方案逻辑设计三、结论实现效果样例更多帮助前言大四是整个大学期间最忙碌的时光,一边要忙着备考或实习为毕业后面临的就业升学做准备,一边要为毕业设计耗费大量精力
Mini_hailang_IT·2023-07-14 20:06

数据库设计图书管理系统

主体3.1需求分析3.1.1功能需求分析3.1.2数据需求分析3.2概念设计3.2.1数据字典3.2.2ERD（实体关系图）3.2.3usecase图3.2.4图书管理系统数据流程图（数据流图）3.3逻辑设计
cyx369·2023-07-14 19:47
上一页 9 10 11 12 13 14 15 16 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他