时序异常检测

西南科技大学数字电子技术实验七（4行串行累加器设计及FPGA实现）FPGA部分

3、掌握VerilogHDL的组合和时序逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。
Myon⁶·2023-12-15 11:46

Prometheus时序数据库-磁盘中的存储结构

本文转载自解bug之路作者alchemystarlzy前言之前的文章里，笔者详细描述了监控数据在Prometheus内存中的结构。而其在磁盘中的存储结构，也是非常有意思的,关于这部分内容，将在本篇文章进行阐述。磁盘目录结构首先我们来看Prometheus运行后，所形成的文件目录结构在笔者自己的机器上的具体结构如下:prometheus-data    |-01EY0EH5JA3ABCB0PXHAP
jeanron·2023-12-15 10:00

4K与8K 图像传输时序

1、4K与8K图像传输的时序图note：时序的起始点参考DE的fallingedge2、4K与8K图像传输的时序4K图像时序参数FieldRateVICFigHfrontHsyncHbackHpolVfrontVsyncVbackVpolLnReferenceStandard50Hz96
GBXLUO·2023-12-15 10:20

24秒篮球计数器

24秒定时电路器，他由秒脉冲发生器、计时器、编码显示电路、报警电路和辅助时序控制电路5个部分组成。
程序老猫·2023-12-15 09:42

GDPU 计算机组成原理实验 累加器

随机存取存储器R0：R0寄存器控制信号LDxx（load）：从总线输入（加载）数据到xxxx-B：从xx输送数据到总线数据通路总框图运算类型‍电路预设置累加器电路图源文件将DR1、DR2和AR的-MR位置1，时序发生器的
兑生·2023-12-15 08:57

使用monocle 2进行拟时序分析

monocle做拟时序分析首先要构建CDS需要3个矩阵：expr.matrix、pd、fd，其次将Seurat中的对象转换为monocle识别的对象。
Seurat_Satija·2023-12-15 05:23

Anomaly Detection

异常检测是一个很有趣的问题，在生活中的运用也很广，比如在一系列信用卡刷卡行为中检测出盗刷行为，或者癌症检测等。其目标简单来说就是希望从正常的数据集中分辨出个别的异常数据。
单调不减·2023-12-15 04:47

深度学习之全面了解网络架构

2.在时序应用中，我能否重用基于图像数据训练的架构？3.对于时序回归，我该如何选择合适的方法？4.对于小型数据集，我应该使用哪种网络架构？◆◆◆◆引言网络架构定义了深度
叁苏言·2023-12-15 04:20

工业 4.0 | 数字孪生入门指南

公司可以将数字孪生应用于各个领域，包括异常检测、运营优化和预测性维护。异常检测数字孪生模型与真实资产并行运行，并会实时标记偏离预期行为的运
叁苏言·2023-12-15 04:20

机器学习应用 | 使用 MATLAB 进行异常检测（上）

异常检测任务，指的是检测偏离期望行为的事件或模式，可以是简单地检测数值型数据中，是否存在远超出正常取值范围的离群值，也可以是借助相对复杂的机器学习算法识别数据中隐藏的异常模式。
叁苏言·2023-12-15 04:16

IIC和SPI结合实现室内温度计

define__IIC_H__#include"stm32mp1xx_gpio.h"#include"stm32mp1xx_rcc.h"#include"gpio.h"/*通过程序模拟实现I2C总线的时序和协议
cwlden·2023-12-15 03:12

EOS.IO技术白皮书

1.背景2.区块链应用的要求支持成百上千的用户免费使用简单升级和bug修复低延时时序性能：一些应用因为顺序依赖关系的执行步骤而不能使用并发算法实现。
MichelleZm·2023-12-15 02:22

innovus：generateRCFactor对比第三方spef方法

拾陆楼知识星球入口preroute/postroute以及signoff工具之间rcfactor直接影响，各阶段时序与最终signoff工具之间的差别。
拾陆楼·2023-12-15 02:59

【论文阅读】Video-to-Video Synthesis

Vid2Vid建立在pix2pixHD基础之上，加入时序约
李加号pluuuus·2023-12-15 01:41

性能监控体系：InfluxDB & Grafana & Prometheus

InfluxDB是一个由InfluxData开发的，开源的时序型数据库。它由Go语言写成，着力于高性能地查询与存储时序型数据。
bug捕手·2023-12-15 00:29

docker安装配置prometheus+node_export+grafana

简介Prometheus是一套开源的监控+预警+时间序列数据库的组合，Prometheus本身不具备收集监控数据功能，通过获取不同的export收集的数据，存储到时序数据库中。
骑马的蜗牛·2023-12-15 00:28

异常检测 | 基于孤立森林(Isolation Forest)的数据异常数据检测（结合t-SNE降维可视化）

异常检测|MATLAB实现基于孤立森林的数据异常检测目录异常检测|MATLAB实现基于孤立森林的数据异常检测效果一览基本介绍程序设计参考资料效果一览基本介绍Matlab实现基于孤立森林(IsolationForest
机器学习之心·2023-12-15 00:06

机器学习应用 | 使用 MATLAB 进行异常检测（下）

在使用MATLAB进行异常检测（上）中，我们探讨了什么是异常值，简单的一维数据异常检测问题，针对高维数据的有监督异常检测方法。在（下）篇中，我们将和大家一起探讨无监督异常检测。没有标签怎么办？
叁苏言·2023-12-14 23:33

时序分解 | Matlab实现DBO-VMD基于蜣螂优化算法优化VMD变分模态分解时间序列信号分解

时序分解|Matlab实现DBO-VMD基于蜣螂优化算法优化VMD变分模态分解时间序列信号分解目录时序分解|Matlab实现DBO-VMD基于蜣螂优化算法优化VMD变分模态分解时间序列信号分解效果一览基本介绍程序设计参考资料效果一览基本介绍
机器学习之心·2023-12-14 23:26

回归预测 | MATLAB实现IBL-LSSVM【23年新算法】逻辑优化算法优化最小二乘支持向量机的数据回归预测 （多指标，多图）

MATLAB实现IBL-LSSVM【23年新算法】逻辑优化算法优化最小二乘支持向量机的数据回归预测（多指标，多图）效果一览基本介绍程序设计参考资料效果一览基本介绍1.多特征输入单输出，回归预测也可以替换为分类或时序预测
机器学习之心·2023-12-14 23:26

多维时序 | MATLAB实现RIME-LSSVM【23年新算法】基于霜冰优化算法(RIME)优化最小二乘向量机(LSSVM)多变量时间序列预测

多维时序|MATLAB实现RIME-LSSVM【23年新算法】基于霜冰优化算法(RIME)优化最小二乘向量机(LSSVM)多变量时间序列预测目录多维时序|MATLAB实现RIME-LSSVM【23年新算法
机器学习之心·2023-12-14 23:26

异常检测 | MATLAB实现基于支持向量机和孤立森林的数据异常检测(结合t-SNE降维和DBSCAN聚类)

异常检测|MATLAB实现基于支持向量机和孤立森林的数据异常检测(结合t-SNE降维和DBSCAN聚类)目录异常检测|MATLAB实现基于支持向量机和孤立森林的数据异常检测(结合t-SNE降维和DBSCAN
机器学习之心·2023-12-14 23:15

Xilinx FPGA——ISE时序约束“建立时间不满足”问题解决记录

一、现象最近使用赛灵思的FPGA设计项目时，出现时序约束失效问题。点进去发现如下：一个始终约束没有生效，有多处报错。二、原因出现这个问题的原因是，建立时间不满足。
仲南音·2023-12-14 22:21

集成电路要学习哪些课程？

学习数字电路可以帮助学生掌握数字电路中的基本原理和设计方法，包括布尔代数、卡诺图、组合逻辑设计和时序逻辑设计等内容。2.模拟电路模拟电路
程老师讲FPGA·2023-12-14 20:00

梧桐

其实只是桐叶易落，并不是对于时序有特别敏感的“物性”。梧桐落叶早，但不是很快就落尽。《唐明皇秋夜梧桐雨》证明秋后梧桐还是有叶子的，否则雨落在光秃秃的枝干上，不
青朋优多·2023-12-14 20:15

GEE——利用Landsat系列数据集进行1984-2023EVI指数趋势分析

简介：利用Landsat系列数据集进行1984-2023EVI指数趋势分析其主要目的是进行长时序的分析，这里我们选用EVI指数，然后进行了4个月的分析，查看其最后的线性趋势以及分布状况。
此星光明·2023-12-14 20:09

风速预测（二）基于Pytorch的EMD-LSTM模型

Pytorch的EMD-LSTM模型预测3.1数据加载，训练数据、测试数据分组，数据分batch3.2定义EMD-LSTM预测模型3.3定义模型参数3.4模型结构3.5模型训练3.6结果可视化往期精彩内容:时序预测
建模先锋·2023-12-14 17:12

风速预测（一）数据集介绍和预处理

往期精彩内容：Python-凯斯西储大学（CWRU）轴承数据解读与分类处理电能质量扰动信号数据介绍与分类-Python实现Python房价分析（一）pyton爬虫时序预测：LSTM、ARIMA、Holt-Winters
建模先锋·2023-12-14 17:42

vivado时序方法检查6

这可能导致硬件故障，因为与前向时钟关联的端口的时序分析与器件上所发生的操作不匹配。解决方案修改create_generated_clock约束以定义与传入时钟
cckkppll·2023-12-14 13:31

超大规模集成电路设计----FPGA时序模型及FSM的设计（八）

绝大部分资料来自中国科学院段成华教授PPT超大规模集成电路设计----RTL级设计之FSM（八）7.1CPLD的时序模型7.1.1XPLA3时序模型7.1.2具体时序组成（重点）1.PadtoPad(tPD
MinJohnson·2023-12-14 12:59

Redis查询之RediSearch和RedisJSON讲解

目前RedisMod中包含了如下增强模块：RediSearch：一个功能齐全的搜索引擎；RedisJSON：对JSON类型的原生支持；RedisTimeSeries：时序数据库支持；RedisGraph
上善若泪·2023-12-12 13:58

干货分享 | TSMaster小程序启动和停止的自动化控制流程

在实际应用场景中，用户常常需要按一定逻辑和时序来控制TSMaster内置功能模块的启动和停止，TSMaster软件内置有C/Python小程序和图形程序，开发者可以通过编程对这些模块的运行进行精确控制。
TOSUN同星·2023-12-06 22:36

【23-24 秋学期】NNDL 作业9 RNN - SRN

1.实现SRNRNN【循环神经网络】通过使用带自反馈的神经元，能够处理任意长度的时序数据，如下图所示：图来自【RNN及其简单Python代码示例_rnnpython代码-CSDN博客】而SRN，也就是简单循环神经网络
今天也是元气满满的一天呢·2023-12-06 21:17

Crosstalk

1.Crosstalk概述1.1Crosstalk定义串扰（crosstalk）噪声是指两个或多个信号之间无意间的耦合，会对芯片功能Function和内部时序Timing产生影响。
飞奔的大虎·2023-12-06 14:07

微机原理11

CPU的数据总线提供（）A.数据信号流B.地址信号流C.来自1O设备和存储器的响应信号D.所有存储器和1/O设备的时序信号及控制信号8088微处理器的字长为(）A,1位B.8位C.16位D.32位8088
YJlio·2023-12-06 10:31

STM32-GPIO

GeneralPurposeInputOutput）通用输入输出口·可配置8种输入输出模式·引脚电平：0V~3.3V，部分引脚可容忍5V·输出模式下：可控制端口输出高低电平，用以驱动LED、控制蜂鸣器、模拟通信协议输出时序等
单行梦想家·2023-12-06 10:43

实验报告-实验四（时序系统实验）

软件模拟电路图说明SW：开关，共六个Q1~Q3：输出Y0~Y3：输出74LS194首先，要给S1和S0高电位，将A~D的数据存入寄存器中（如果开始没有存入数据，那么就是0000在里面移位，不管怎么移都是0）然后，S1变成低电位，S0保持高电位，进行数据移位操作。实验报告完结撒花★,°:.☆(￣▽￣)/$:.°★。
Java~~·2023-12-06 09:23

python缺失值插补_时间序列数据如何插补缺失值？

这个是时序当中最基本的方法，当然还有用BaselineObserva
哦日咯哦·2023-12-06 00:49

【Linux】线程同步（互斥锁和读写锁）

竞态条件指的是多个线程之间的执行顺序和时序不确定，导致结果的不确定性和不正确性。使用线程同步机制可以避免竞态条件的发生，保证共享资源的正确访问顺序，从而避免不确定的结果。保护临
嘿♚·2023-12-05 22:12

Vivado时序异常

时序异常英文名为TimingException，可以认为是时序例外或时序异常（本系列文章的称法），“例外”或“异常”是指这部分时序的分析与大多数常规时序分析不同。
yundanfengqing_nuc·2023-12-05 21:26

赛灵思 Xilinx Vivado 时序收敛技巧之总体脉冲宽度时序裕量违例 (TPWS) 第 1 部分

欢迎阅读Vivado时序收敛技巧系列博客。在本系列中，我们将介绍可归类为脉冲宽度违例(PulseWidthViolation)的多种类型的时序违例。本文将主要介绍“最大偏差违例”相关内容。
芯语芯愿·2023-12-05 21:56

Vivado时序收敛技术（一） Baseline基础理论

本文整理自Xilinx公开课：Vivado时序收敛技术。有些知识在公开课中讲的并不是很细，因此我又对齐进行了整理，分为了几篇文章。
yundanfengqing_nuc·2023-12-05 21:56

Vivado时序约束（转载）

Vivado时序约束本文主要介绍如何在Vivado设计套件中进行时序约束，原文出自Xilinx中文社区。
wangyanchao151·2023-12-05 21:55

vivado时序约束

前提在做时序约束之前，先保证逻辑代码合理性代码风格：使用同步复位，高电平复位；模块边界上使用寄存器非组合逻辑；logiclevel要少；适当使用DSP和RAM实现方式；DSP48和RAM不支持异步复位MMCM
weixin_39670050·2023-12-05 21:25

Vivado时序分析

文章目录时序分析的基本方法策略延时计算方法时序路径分析方法触发器到触发器setuphold输入端到触发器setuphold触发器到输出端setuphold输入到输出端stephold分析模式单一分析最坏最好分析
WitransFer·2023-12-05 21:24

时序分析及约束实操（VIVADO IDE）——保持时间检查

前言上篇：时序分析及约束实操（VIVADOIDE）——建立时间检查https://blog.csdn.net/qq_43045275/article/details/124076201?
在路上-正出发·2023-12-05 21:24

Vivado时序分析概念setup time, hold time

Vivado时序分析概念setuptime,holdtimereferenceWhatisSetupandholdtimeinanFPGA?
dengyindai1024·2023-12-05 21:54

VIVADO时序约束之时序例外(set_multicycle_path)

默认情况下，VivadoIDE时序分析执行单周期分析。这种分析可能过于限制，并且可能不适用于某些逻辑路径。最常见的例子是逻辑路径，它需要一个以上的时钟周期才能使数据在端点稳定。
Abel……·2023-12-05 21:53

vivado时序方法检查1

TIMING-1：时钟修改块上的时钟波形无效在输出上指定的时钟的时钟波形无效，与时钟修改块(CMB)设置不匹配。该时钟波形为。期望的波形为。描述VivadoDesignSuite会根据CMB设置和传入主时钟的特性，在CMB输出上自动衍生时钟。如果用户在CMB输出上定义生成时钟，那么Vivado不会在同一定义点（信号线或管脚）上自动衍生生成时钟。DRC警告报告称用户定义的生成时钟与Vivado将自动
cckkppll·2023-12-05 21:23

vivado时序方法检查2

如果在覆盖传入时钟定义的下游定义基准时钟，时序分析准确性可能降低，因为它会忽略位于重新定义的基准时钟源点之前的插入延迟，从而导致无法正确执行偏差计算。之所以不建议这样做，是因为这可能导致时序
cckkppll·2023-12-05 21:22
上一页 23 24 25 26 27 28 29 30 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他