E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
牛客Verilog习题集
nc
verilog
仿真的基础脚本
NCSimNC-SIM为Cadence公司之VHDL与
Verilog
混合模拟的模拟器(simulator),可以帮助IC设计者验证及模拟其所用VHDL与
Verilog
混合计设的IC功能.NC-
Verilog
罐头说
·
2024-02-06 14:07
在
verilog
中保留chisel中的注释
Howtodeciphercommentsingenerated
Verilog
fromchisel?
斐非韭
·
2024-02-06 13:49
chisel
fpga开发
C语言贪吃蛇详解
个人简介:双非大二学生个人博客:Monodye今日鸡汤:人生就像一盒巧克力,你永远不知道下一块是什么味的C语言基础刷题:
牛客
网在线编程_语法篇_基础语法(nowcoder.com)一.贪吃蛇游戏背景贪吃蛇是久负盛名的游戏
Monodye
·
2024-02-06 12:11
c语言
开发语言
牛客
网 AB2.栈的压入、弹出序列
这一个题和Acwing中1535题很像,唯一不同的就是,这次的输入序列并不是完全顺序的,所以都需要考虑其他思路。思路:我们就用辅助栈来实现我们的想法。首先就是按着输入顺序的元素入栈,当我们遇到出栈的元素的时候,就直接不入栈这个元素了,直接出栈这个元素了,然后让出栈序列往后遍历,在下一个出栈元素上继续遍历入栈序列,就这样以此类推,最后就能判断出来是否可以了。注意:这里在入栈的判断条件时,第一个就是我
是小Y啦
·
2024-02-06 12:18
数据结构
带有同步清0、同步置1的D触发器模块描述及其Testbench测试
1、
Verilog
描述具有有异步清0、异步置1的D触发器//同步复位、置位D触发器模块描述moduleD_synctrigger(clk,rst,set,D,Q);inputclk,rst,set,D;
shuidetiankong
·
2024-02-06 11:44
FPGA学习
D触发器
同步复位置位D触发器
Verilog
【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】
文章目录带同步复位的D触发器
Verilog
代码testbench代码编译及仿真问题小结带同步复位的D触发器同步复位:复位只能发生在在clk信号的上升沿,若clk信号出现问题,则无法进行复位。
CodingCos
·
2024-02-06 11:12
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
牛客
——扫雷MINE(dp,dfs,枚举+递推)
链接:登录—专业IT笔试面试备考平台_
牛客
网来源:
牛客
网题目描述相信大家都玩过扫雷的游戏。那是在一个n*m的矩阵里面有一些雷,要你根据一些信息找出雷来。
swoows
·
2024-02-06 11:48
算法
c++
枚举
递推
dfs
牛客
——牛可乐的翻转游戏(状压,dfs)
链接:登录—专业IT笔试面试备考平台_
牛客
网来源:
牛客
网题目描述牛可乐发明了一种新型的翻转游戏!在一个有nnn行mmm列的棋盘上,每个格子摆放有一枚棋子,每一枚棋子的颜色要么是黑色,要么是白色。
swoows
·
2024-02-06 11:12
算法
状压
system
verilog
宏定义 `define
define宏的介绍1.1特殊符号`"1.2特殊符号\`\`"1.3特殊符号``2带参数的宏`define2.1带参数宏的使用方法及其存在的问题2.2解决宏定义变量传参的方法总结前言本文主要记录一下system
verilog
hh199203
·
2024-02-06 09:53
systemverilog
systemverilog
宏定义
参数传递
如何理解派生类的构造函数
一、派生类的构造函数当派生类中没有构造函数时,VCS会自动插入一个构造函数new,并执行其父类中的构造函数super.new();当派生类中有构造函数时,system
verilog
期
hh199203
·
2024-02-06 09:53
systemverilog
构造函数
new
System
Verilog
约束随机(二)
文章目录前言一、System
Verilog
约束随机1.1集合操作setmembership1.2权重约束weightedconstraints1.3队列约束arrayconstranint1.4条件约束
hh199203
·
2024-02-06 09:21
systemverilog
systemverilog
随机约束
Go语言每日一练——链表篇(五)
传送门
牛客
面试笔试必刷101题----------------合并k个已排序的链表题目以及解析题目解题代码及解析解析这一道题与昨天的合并链表题目类似,但是由于有K个且时间复杂度要求控制在O(nlogn)
落雨便归尘
·
2024-02-06 08:16
Go语言每日一题
golang
链表
开发语言
数据结构
算法
hexo和github.io博客的搭建
简要:最近在
牛客
网上看到有很多应届毕业生大佬的求职简历上都写上了自己的博客地址,并且在acwing上看到图图佬,铅笔佬也有自己的博客地址,大部分都采用了自己搭建博客的方式,而不是用脏乱差的csdn来写博客
远不及你的微笑
·
2024-02-06 08:34
博客
github
基于QuartusII的
verilog
数字时钟设计
基于QuautusII的
Verilog
数字时钟设计(1)基本功能①显示年、月、日、星期、时、分,秒,是否为闰年(只有校对生效情况时间可以不连续);②定时与闹铃:到设定的时间(选择周一至周末或具体日期)进行报警
小白努力中@
·
2024-02-06 08:46
爱好
quartus
verilog
数字时钟
正常显示及调教时间
【
Verilog
HDL设计】基于FPGA的HDMI协议实现v0.1
1协议简介HDMI协议常见用的有v1.4v2.0v2.1等版本,后两个版本基于v1.4版本发展而来,要想深入学习HDMI协议,从v1.4版本开始更容易上手。关于HDMIv1.4的协议内容,网上已经有很多前辈作了详细介绍,例如博主“芒果木有籽”的这篇“HDMI1.4协议详解”就讲解的很细致。但毕竟在一篇或者几篇博文中想要把一个协议没有遗漏的展现出来是非常困难的。更详细的协议内容协议详见《High-D
蚂蚁cd
·
2024-02-06 08:16
fpga开发
Vivado开发FPGA使用流程、教程
verilog
(建立工程、编译文件到最终烧录的全流程)
目录一、概述二、工程创建三、添加设计文件并编译四、线上仿真五、布局布线六、生成比特流文件七、烧录一、概述vivado开发FPGA流程分为创建工程、添加设计文件、编译、线上仿真、布局布线(添加约束文件)、生成比特流文件、烧录等步骤,下文将按照这些步骤讲解vivado从创建工程到程序烧录到FPGA里如何操作。二、工程创建打开Vivado软件后,出现下图:上图选择creatproject后,出现下图:上
xingxing点灯
·
2024-02-06 08:11
vivado
fpga开发
开发语言
【友晶科技】基于FPGA的贪吃蛇游戏设计(八)——状态机设计
1.状态机理论知识
Verilog
语言可以依靠不同的always语句块实现硬件电路的并行执行,但在实际工程中,不仅需要并行执行电路,偶尔也会遇到需要串行执行的电路。
Terasic友晶科技
·
2024-02-06 07:35
DE10-Standard
DE1-SOC
DE2-115
fpga开发
科技
游戏
1位全加器设计—— 原理图与VHDL设计初步
文章目录一、实验背景二、实验过程总结一、实验背景通过1位全加器的详细设计,掌握原理图输入以及
Verilog
的两种设计方法二、实验过程实验软件:quartusII13.0modelslimse10.2实验硬件
贪睡的小孩
·
2024-02-06 07:03
基于FPGA的图像最近邻插值算法
verilog
实现,包括tb测试文件和MATLAB辅助验证
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入matlab显示图片,效果如下:2.算法运行软件版本vivado2019.2,matlab2022a3.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2022/07/2801:51:45
简简单单做算法
·
2024-02-06 07:01
Verilog算法开发
#
图像算法
matlab
fpga开发
图像最近邻插值
一位全加器的设计与实践
目录认识全加器半加器一位全加器输出原理图实现一位加法器创建工程半加器原理图输入全加器原理图输入
Verilog
实现一位加法器下载测试总结参考文章认识全加器半加器半加器是能够对两个一位的二进制数进行相加得到半加和以及半加进位的组合电路
小艺的小依
·
2024-02-06 07:00
linux
开发语言
嵌入式硬件
fpga开发
FPGA编程入门——实现一位全加器
然后通过4个1位全加器的串行级联,完成一个4位全加器的原理图设计;再改用
Verilog
编程(3种模式:门电路、数据流和行为级描述),完成这个4位全加器设计,并观察
Verilog
代码编译综合
Flydreamss
·
2024-02-06 07:59
fpga开发
牛客
网SQL刷题_20200609
NO.1题目描述:存在如下的视图:createviewemp_vasselect*fromemployeeswhereemp_no>10005;CREATETABLE`employees`(`emp_no`int(11)NOTNULL,`birth_date`dateNOTNULL,`first_name`varchar(14)NOTNULL,`last_name`varchar(16)NOTNU
baifa3000
·
2024-02-06 07:46
《剑指 Offer (第 2 版)》第 32-3 题:之字形打印二叉树
第32-3题:之字形打印二叉树传送门:之字形打印二叉树,
牛客
网onlinejudge地址。请实现一个函数按照之字形顺序从上向下打印二叉树。
李威威
·
2024-02-06 05:04
Verilog
实现2进制码与BCD码的互相转换
1、什么是BCD码?BCD码是一种2进制的数字编码形式,用4位2进制数来表示1位10进制中的0~9这10个数。这种编码技术,最常用于会计系统的设计里,因为会计制度经常需要对很长的数字做准确的计算。相对于一般的浮点式记数法,采用BCD码,既可保存数值的精确度,又可使电脑免除作浮点运算所耗费的时间。此外,对于其他需要高精确度的计算,BCD编码也很常用。常见的BCD码有很多种形式,比如8421码、242
单刀FPGA
·
2024-02-06 05:39
FPGA设计与调试
fpga开发
Verilog
xilinx
altera
IC
带你学习Seata分布式事务
☆*o(≧▽≦)o*☆嗨~我是小奥个人博客:小奥的博客CSDN:个人CSDNGithub:传送门面经分享(
牛客
主页):传送门文章作者技术和水平有限,如果文中出现错误,希望大家多多指正!
欧克小奥
·
2024-02-06 05:58
分布式
分布式事务
分布式
设计模式总结
牛客
网归纳
你喜欢梅西吗
·
2024-02-06 02:45
面试
设计模式
华为机考入门python3--(5)
牛客
5-进制转换
分类:数字知识点:十六进制转intnum=int(hex_num,16)int转十六进制hex_num=hex(num)题目来自【
牛客
】hex_num=input().strip()dec_num=int
软件工程小施同学
·
2024-02-06 01:00
华为机试机考
华为
算法
牛客
周赛31(A-E)
1.A签到题,没啥好说的#includeusingnamespacestd;#defineintlonglongsignedmain(){ios::sync_with_stdio(false);cin.tie(0);cout.tie(0);strings;cin>>s;if(s=="kou")coutusingnamespacestd;#defineintlonglongsignedmain(){
像风一样_
·
2024-02-05 23:30
动态规划
c++
算法
近几天的
牛客
竞赛补题
目录1,氧气少年的lcm2.数组段数3.氧气少年的水滴4.数组操作5.天平6.树形dp氧气少年的lcm1,氧气少年的lcm这道题,
牛客
难度为3,主要考察二进制分解和gcd,lcm的求法这道题有两种操作1
像风一样_
·
2024-02-05 23:00
算法
动态规划
牛客
周赛Round31-小白感悟
第一题链接:登录—专业IT笔试面试备考平台_
牛客
网来源:
牛客
网小红拿到了一个字符串,她发现这个字符串可能是她自己的名字"kou",于是想将其替换成小紫的名字"yukari"。你能帮帮她吗?
fchampion
·
2024-02-05 22:43
牛客赛事
c++
2.1 项目运行环境
习题集
例题1项目经理及其领导的项目管理团队必须遵守:A.项目指导委员会确定的项目治理框架B.公司董事会确定的公司治理框架C.公司CEO制定的公司运营规则D.公司各职能部门发布的行政规章解释:正确答案是A。项目管理必须在项目指导委员会确定的项目治理框架下开展,不得违反项目治理框架中的规定。B:公司治理框架主要针对日常运营。C:公司的运营规则可能对项目有一定的影响,但不一定是项目必须遵守的。D:部门行政规章
AlfredZSGao
·
2024-02-05 22:57
应届生简历模板
有人在
牛客
上问我简历怎么写,在这里回复一下。我用的是超级简历,选一个自己满意的模板,然后照着提示填写。
hhf的博客
·
2024-02-05 21:35
经验分享
倒计时63天
e/f/je:,,,一道e题卡我2个多h,幸好之后去写i题了,不然就完了╥﹏╥...E-TokitsukazeandEliminate(easy)_2024
牛客
寒假算法基础集训营2(nowcoder.com
算法怎么那么难啊
·
2024-02-05 20:25
c++
倒计时64天
B-小红的因子数_
牛客
周赛Round31(nowcoder.com)超时了(108.33/125)#includeusingnamespacestd;constintN=1e5+5;constintinf
算法怎么那么难啊
·
2024-02-05 20:54
c++
DP-01背包变式题
变式1:最优均分问题题目1CSL分苹果登录—专业IT笔试面试备考平台_
牛客
网CSL手上有n个苹果,第i个苹果的质量是wi,现在他想把这些苹果分给他的好朋友wavator和tokitsukaze。
mlww-
·
2024-02-05 18:18
动态规划
算法
动态规划
c++
2024.2.3 寒假训练记录(17)
补一下
牛客
,菜得发昏了,F搞了两个小时都没搞出来,不如去开H了还没补完剩下的打了atc再来文章目录
牛客
寒假集训1ADFS搜索
牛客
寒假集训1B关鸡
牛客
寒假集训1C按闹分配
牛客
寒假集训1D数组成鸡
牛客
寒假集训
Texcavator
·
2024-02-05 15:10
2024寒假训练记录
深度优先
算法
2024.2.4 寒假训练记录(18)
这几天状态一直不太好,训练量比自己预期的要差一大截,焦虑,希望明天可以恢复过来文章目录
牛客
寒假集训1F鸡数题!
Texcavator
·
2024-02-05 15:39
2024寒假训练记录
算法
2019年需要学习的专业知识
编程语言数据结构算法分析与实现中级知识编译器原理操作系统网络编程高级知识Linux内核源码分析硬件知识体系结构基础知识电路知识模拟电路数字电路计算机组成原理处理器体系架构实现应用性知识PCB设计芯片设计(
Verilog
大道而至简
·
2024-02-05 15:13
16-
Verilog
实现二线制I2C CMOS串行EEPROM的读写操作
Verilog
实现二线制I2CCMOS串行EEPROM的读写操作1,二线制I2CCMOS串行EEPROM的简单介绍2,I2C总线特征介绍3,二线制I2C、CMOS串行EEPROM的读写操作4,EEPROM
向兴
·
2024-02-05 12:14
Verilog数字系统设计教程
数字芯片Verilog设计
13-设计可综合状态机的指导原则,本文对于
Verilog
设计方法学至关重要!
设计可综合状态机的指导原则1,组合逻辑电路设计1.1,8位带进位端的加法器模块设计1.1.1,RTL代码设计1.1.2,tb测试信号1.1.3,生成原理图1.1.4,SIM输出波形1.2,指令译码模块设计1.2.1,RTL代码设计1.2.2,tb测试代码1.2.3,生成原理图1.2.4,SIM输出波形1.3,利用task和电平敏感的always块设计经比较后重组信号的组合逻辑1.3.1,RTL代码
向兴
·
2024-02-05 12:44
Verilog数字系统设计教程
fpga开发
Verilog前端设计
Verilog
task使用说明
任务与函数的区别和函数一样,任务(task)可以用来描述共同的代码段,并在模块内任意位置被调用,让代码更加的直观易读。函数一般用于组合逻辑的各种转换和计算,而任务更像一个过程,不仅能完成函数的功能,还可以包含时序控制逻辑。下面对任务与函数的区别进行概括:比较点函数任务输入函数至少有一个输入,端口声明不能包含inout型任务可以没有或者有多个输入,且端口声明可以为inout型输出函数没有输出任务可以
一只迷茫的小狗
·
2024-02-05 12:44
fpga开发
Verilog
中 task 的语法,及使用 task 来完成模块的 testbench
概述
Verilog
中的task是一种不可综合的语法,它既提供了从不同位置执行公共过程的能力(因为这样可以实现代码共享),也提供了把大过程切分成小过程的能力(因为小过程更便于阅读和调试)。
McEv0y
·
2024-02-05 12:44
Verilog
task2:
Verilog
编写的设计模块在模块内部直接调用task
Verilog
编写的设计模块在模块内部直接调用task1,概念2,模块设计2.1,RTL设计2.2,tb测试代码2.3,sim仿真输出参考文献:1,练习七-在
Verilog
中使用任务task1,概念在模块设计中
向兴
·
2024-02-05 12:43
fpga开发
Verilog语法
牛客
网js输入输出语句
所以在
牛客
网中,如果你喜欢JavaScript这门编程语言,同时对数据结构与算法感兴趣,当然可以使用这门语言去刷编程题。大家有
Smoony
·
2024-02-05 12:00
华为机考入门python3--(8)
牛客
8-合并表记录
)))将列表转为元组tuple(my_list)访问元素为元组的列表forfirst,second,thirdinmy_list:对字典进行排序sorted(my_dict.items())题目来自【
牛客
软件工程小施同学
·
2024-02-05 08:23
华为机试机考
华为
算法
2024
牛客
寒假算法基础集训营1(视频讲解全部题目)
2024
牛客
寒假算法基础集训营1(题目全解)ABCDEFGHIJKLM2024
牛客
寒假算法基础集训营1(视频讲解全部题目)A#include#defineendl'\n'#definedeb(x)cout
Turing_Sheep
·
2024-02-05 07:17
比赛记录
算法
音视频
约瑟夫问题详解
链接:环形链表的约瑟夫问题__
牛客
网来源:
牛客
网据说著名犹太历史学家Josephus有过以下故事:在罗马人占领乔塔帕特后,39个犹太人与Josephus及他的朋友躲到一个洞中,39个犹太人决定宁愿死也不要被敌人抓到
猪蹄手
·
2024-02-05 03:52
链表
【数据结构】链表OJ面试题2(题库+解析)
链表分割_
牛客
题霸_
牛客
网思路既然涉及到链表分割并且原本的数据的顺序不能改变,那我们就要用到两个新的链表来存放值,一边存放小于x的,右边按顺序存放大于x的,最后再将两个链表连起来形成新的链表,就可以
CatShitK
·
2024-02-05 03:20
数据结构
链表
c语言
算法
开发语言
c++
全局唯一ID优缺点总结
☆*o(≧▽≦)o*☆嗨~我是小奥个人博客:小奥的博客CSDN:个人CSDNGithub:传送门面经分享(
牛客
主页):传送门文章作者技术和水平有限,如果文中出现错误,希望大家多多指正!
欧克小奥
·
2024-02-05 02:40
有趣的问题
全局唯一ID
Redis如何保证数据一致性
☆*o(≧▽≦)o*☆嗨~我是小奥个人博客:小奥的博客CSDN:个人CSDNGithub:传送门面经分享(
牛客
主页):传送门文章作者技术和水平有限,如果文中出现错误,希望大家多多指正!
欧克小奥
·
2024-02-05 02:40
Redis
redis
数据库
缓存
上一页
5
6
7
8
9
10
11
12
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他