紫光同创FPGA

【Verilog】期末复习——设计有32个16位存储器的ROM

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:13

【Verilog】期末复习——设计11011序列检测器电路

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:42

FPGA之按键消抖

目录1.原理2.代码2.1key_filter.v2.2tb_key_filter.v1.原理按键分为自锁式按键和机械按键，图左边为自锁式按键上图为RS触发器硬件消抖，当按键的个数比较多时常常使用软件消抖。硬件消抖会使用额外的器件占用电路板上的空间。思路就是使用延时程序去掉抖动的部分，抖动就是不规则的高低电平变化。只要在20ms之内没有抖动的产生，就可以认为按键的可用的。计数器的作用就是当检测道低
sendmeasong_ying·2024-01-10 06:23

6G：通往未来无线通信的新篇章

近日，由中关村泛联移动通信技术创新应用研究院主办的6G协同创新研讨会在北京盛大举行，为我们揭示了6G技术的最新研究成果与未来发展趋势。
孤独冰刃·2024-01-10 05:31

探寻红色足迹，弘扬红色文化

--“迎小康，寻红色”实践调研团队寻找身边的红色文化红色文化是在革命战争年代，由中国共产党人、先进分子和人民群众共同创造并极具有中国特色的先进文化，蕴含着丰富的革命精神和厚重的历史文化内涵。
郭郭菜·2024-01-10 05:20

新能源汽车“进机关”，创维汽车交付公务用车

本次活动由徐州市机关事务管理局主办，徐州市发改委、徐州市工信局、徐州市财政局、徐州市国资委协办，创维汽车赞助，共同创造绿色节能新生活。
newsle·2024-01-10 04:50

手把手教你量化网络（2）权重参数的量化

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。关注公众号【集成电路设计教程】，获取更多学习资料，并拉你进“IC设计交流群”。
雪天鱼·2024-01-09 22:28

剧本杀《好友的旅行之以茶“毁”友》复盘解析+角色剧透+凶手是谁+真相答案

好友的旅行之以茶“毁”友】即可查看获取哦﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎1、剧本杀《好友的旅行之以茶“毁”友》角色介绍第二幕创业真相大学毕业后，刘茵组织大家一同创业
VX搜_小燕子复盘·2024-01-09 19:32

广州团建好去处

让每个团队成员都充分发挥自己的优势，抛弃个人和团队之间的陈规和成见，共同创造一段更好的团队建设历程,团建活动已经成为现代企业发展不可或缺的一部分。
红匣子实力推荐·2024-01-09 18:44

基于FPGA的多级CIC滤波器实现四倍抽取二

基于FPGA的多级CIC滤波器实现四倍抽取二在实现多级CIC滤波器前我们先来了解滑动平均滤波器、微分器、积分器以及梳状滤波器原理。CIC滤波器在通信信号处理中有着重要的应用。
OpenS_Lee·2024-01-09 17:33

唇形迁移wav2lip

目录Wav2lip_GPTGAN项目地址：教程：训练教程：Wav2lip_GPTGANWav2lip_GPTGAN是由两个模型共同完成的最终效果，Wav2Lip负责人物与口型匹配并生成对应的视频，GFPGAN
AI视觉网奇·2024-01-09 15:27

一、瑞萨RZN2L介绍和各处理器概念

Renesas产品中的位置3.1RZN2LMPU系统框图3.2RZN系列MPU的定位3.3瑞萨MPU各系列特点3.4RZN2L的R52内核在ARM位置四、各种处理器概念4.1CPUMCUMPUSOCDSPFPGA
嵌入式科普·2024-01-09 15:55

自动驾驶代客泊车AVP安全监控设计

目录安全监控设计...I文档...I1文档...11.1变更历史11.2术语11.3引用文档12功能综述...23详细方案...43.1FPGA供电PMIC的监控43.2camera接口电路的监控53.3
电气_空空·2024-01-09 15:22

FPGA状态机学习

Verilog是硬件描述语言，硬件电路是并行执行的，当需要按照流程或者步骤来完成某个功能时，代码中通常会使用很多个if嵌套语句来实现，这样就增加了代码的复杂度，以及降低了代码的可读性，这个时候就可以使用状态机来编写代码。状态机相当于一个控制器，它将一项功能的完成分解为若干步，每一步对应于二进制的一个状态，通过预先设计的顺序在各状态之间进行转换，状态转换的过程就是实现逻辑功能的过程。状态机，全称是有
QYH2023·2024-01-09 09:52

OV5640 摄像头的图像拉普拉斯锐化处理和边缘提取

上电初始，FPGA需要通过IIC接口对CMOSSensor进行寄存器初始化配置。这些初始化的基本参数，即初始化地址对应的初始化数据都存储在一个预先配置好的FPGA片内ROM中。
QYH2023·2024-01-09 09:52

Vivado 中Tcl使用

TCL是面向ASIC和FPGA设计工具的一种近乎标准的脚本语言。EDA工具都按这种格式下约束（Vivado的时
QYH2023·2024-01-09 09:52

基于 ZYNQ 的双目视觉图像采集系统设计（四）

rst_n为系统复位信号；i_clk、i_data_rst_n、i_data_en和i_data为FPGA逻辑需要写入到DDR3的数据输入接口。
QYH2023·2024-01-09 09:21

基于 ZYNQ 的双目视觉图像采集系统设计（一）

图1视频采集系统架构上电初始，FPGA通过IIC接口对CMOSSensor进行寄存器初始化配置。这些初始化的基本参数，即初始化地址对应的初始化数据都存储在一个预先配置好的FPGA片内ROM中。
QYH2023·2024-01-09 09:51

基于海思SD3403/3519AV200的医疗内窥镜技术框架

医疗内窥镜市场，经过多年的发展，产品种类繁多，应用场景更加的多样了，但是基础的技术方案非常的收敛，主流的方案就是海思的SOC和FPGA。
vx_zhanxy8·2024-01-09 09:19

OV5640 摄像头的图像平滑处理

上电初始，FPGA需要通过IIC接口对CMOSSensor进行寄存器初始化配置。这些初始化的基本参数，即初始化地址对应的初始化数据都存储在一个预先配置好的FPGA片内ROM中。
QYH2023·2024-01-09 09:48

江西教师招聘面试说课稿：中班语言说课稿模板《三课星星》

《新纲要》提出：幼儿园的教育活动应是教师带领幼儿共同创造适应幼儿年龄特点、丰富多彩能积极主动有趣地观察、实践、促进幼儿身心和谐发展的一种教育活动。为此，我选择了
2e5f6b0f30ca·2024-01-09 07:29

教学/直播/会议触摸一体机定制_基于展锐T820安卓核心板方案

触摸一体机方案基于国产6nm旗舰芯片紫光展锐T820处理器，提供了低功耗、高性能的多任务处理和出色的多媒体性能。内置Android13系统，八核64位处理器让触摸一体机运行速度更快。展锐T
智物通讯科技·2024-01-09 07:18

RAC 环境下spfile 下参数的修改，所有node或个别node

SYMPTOMSCase1PGA_AGGREATE_LIMITloweringStartingwith12.2,ifpga_aggregate_limitparameterissettoavaluesmallerthan2G
jnrjian·2024-01-09 05:28

FPGA介绍

转载：http://www.elecfans.com/tags/fpga/fpga简介FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD
zhengyad123·2024-01-09 04:25

直觉营销术

行为洞察暨营销顾问公司FinalMile共同创办人兰姆·普萨德（RamPrasad），与隶属印度铁路公司的中央铁路区合作，了解这群人跨越铁道的背后因素，并实验解方。普萨德研究发现，面对距离远、移
悠游蓝枫·2024-01-09 04:14

【FPGA】分享一些FPGA数字信号处理相关的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。
神仙约架·2024-01-09 00:32

【FPGA】分享一些FPGA入门学习的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。
神仙约架·2024-01-09 00:02

【INTEL（ALTERA）】将 PHY Lite 用于并行接口Intel Agilex7 FPGA IP 时，为何无法对 PLL 进行实例化？

说明由于英特尔®Quartus®PrimeProEdition软件23.1版存在一个问题，在将PHYLite用于并行接口IntelAgilex®7FPGAIP时，无法在顶部子组上对锁相环（PLL）进行实例化
神仙约架·2024-01-09 00:02

FPGA 静态时序分析与约束（1）

静态时序分析与约束中的概念项目总结时序分析与约束的意义FPGA内部时序约束建立时间分析保持时间IO约束InputDelay分析OutputDelay分析时序约束注意点参考文献总结项目总结静态时序分析是指我们手动或者
朽月·2024-01-08 23:05

FPGA系列6——时序分析（周期约束）

create_clock-name-period-waveform{}[get_ports]参数含义-name时钟名称-period时钟周期，单位为ns-waveform波形参数，第一个参数为时钟的第一个上升沿时刻，第二个参数为时钟的第一个下降沿时刻-add在同一时刻源上定义多个时钟时使用#DefinetheclocksfortheGTXblockscreate_clock-namegt0_txu
通信牛肉干·2024-01-08 23:33

FPGA——静态时序分析（STA）

FPGA时序分析与时序约束什么是静态时序分析（STA）首先，静态时序分析分析是基于同步电路设计模型的。
Halo_zjq·2024-01-08 23:03

FPGA——时序分析与约束

FPGA时序分析与约束FPGA结构基础数据传输模型QuartusII时序报告QuartusII中TimeQuest的操作实操时序分析：通过分析FPGA内部各个存储器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟的关系
云影点灯大师·2024-01-08 23:01

【Verilog】期末复习——举重比赛有三名裁判，当运动员将杠铃举起后，须有两名或两名以上裁判认可，方可判定试举成功，若用A、B、C分别代表三名裁判的意见输入，同意为1，否定为0；F为裁判结果输出，试

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:22

【Verilog】期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM）

系列文章FPGA:现场可编程逻辑门阵列ASIC：专用集成电路IP：知识产权RTL
不怕娜·2024-01-08 22:52

【Verilog】期末复习——设计带进位输入和输出的8位全加器，包括测试模块

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:52

【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:48

院士专家齐聚 京彩未来联合重点研究院创建数字空间联合实验室

1月6日，京彩未来与北京大学数字中国研究院华南分院暨广东省数字广东研究院共同创建的“数字空间共同体联合室验室”正式挂牌运营。
智哪儿·2024-01-08 19:58

争锋 上

突然的，冰雨的脑子里闪现出了无数个带有紫光的字：寒空神系灵阶属性光、水等，正在修炼暗，暗境界已达六级，剩五级突破成为神系灵阶暗级，神兽幽魂祭，拥有暗、
苏忆白·2024-01-08 16:20

FPGA之ZYNQ SOC设计---BOOT.bin制作

ZYNQSOC设计---BOOT.bin制作1.固化的流程2.固化准备2.BOOT.bin制作过程更多内容，请关注微信公众号“FPGA科技室”以前工程都是通过JTAG先下载bit流文件，再下载elf文件
科研的小萌娃·2024-01-08 14:58

米联客 ZYNQ/SOC精品教程 S01-CH05 FPGA程序的固化和下载

5.1概述在前面一节做了流水灯实验，但是对于FPGAbit程序断电后就丢失了，所以本课讲解把上一课的流水灯程序可以实现固化到FLASH或者SD卡的方法。
米联客(milianke)·2024-01-08 13:27

FPGA——VIVADO生成固化文件，掉电不丢失

VIVADO生成固化文件(1)加入代码(2)生成bin文件，并且下载(1)加入代码设计文件(.xdc)中加入这段代码:set_propertyCFGBVSVCCO[current_design]set_propertyCONFIG_VOLTAGE3.3[current_design]set_propertyBITSTREAM.GENERAL.COMPRESStrue[current_design]
云影点灯大师·2024-01-08 13:53

《阶绿》情

记得刚开始的时候，我们还不是特别熟悉，对彼此也不是特别的了解，但是在这三年里老师带我们一起共同拼搏，共同创造了《阶绿》。我记得刚开始的时候我们对此的认知还不是很高，只是将它看作是一种任务去尽力的完成。
追梦阶绿·2024-01-08 12:12

FPGA 设计篇（06-01）FPGA 芯片架构

芯片原厂必学课程-第六篇章-FPGA设计篇06-01FPGA芯片架构新芯设计：专注，积累，探索，挑战文章目录芯片原厂必学课程-第六篇章-FPGA设计篇06-01FPGA芯片架构引言一、输入和输出块（IOB
新芯设计·2024-01-08 12:43

1-01初识C语言

Thompson和Ritchie共同创作完成了Unix操作系统，他们都被称为**“Unix之父”**。
厨子老林·2024-01-08 11:32

20181009 科技早保

分钟可完成调证工作4、百度公布青松计划细则：员工父母可不限年龄不限地域享受公司医保5、沪深两市科技股大跌：三六零逼近跌停，工业富联破发6、香港恒生指数跌1.4%：腾讯跌破300港元，小米创股价新低7、紫光集团与建
瓶子生活记·2024-01-08 10:33

第一章 体验 ARM，裸机输出“Hello World”

开发平台Vitis应用教程》学习第一章体验ARM，裸机输出“HelloWorld”文章目录《ZYNQMPSoC开发平台Vitis应用教程》学习准备批处理下载QSPIFlash批处理建立Vitis工程硬件介绍FPGA
weixin_45090728·2024-01-08 10:24

奋斗正当时

五四青年节，讨论读书会事宜，翟总方向是父母家庭成长方向，魏总是健康瘦身方面，张总是心理方面，似乎没有太多的交集，我想我还是和我们家庭教育的小伙伴一起共同创建自己的道场。
李禹默·2024-01-08 07:56

【【RTC实时时钟实验 -- 在HDMI上显示-FPGA 小实验】】

RTC实时时钟实验–在HDMI上显示top.vmoduleRTS_TOP#(parameterTIME_INIT=48'h24_01_06_11_08_00,parameterWAIT_TIME=13'd8000,parameterSLAVE_ADDR=7'b1010001,//E2PROM浠庢満鍦板潃parameterCLK_FREQ=26'd50_000_000,//50MHz鐨勬椂閽熼锟�
ZxsLoves·2024-01-08 07:07

【Verilog】基于Verilog的DDR控制器的简单实现（一）——初始化

在FPGA中，大规模数据的存储常常会用到DDR。
wjh776a68·2024-01-08 07:34

基于实时Linux+FPGA实现NI CompactRIO系统详解

实时处理器提供可靠，可预测的行为，而FPGA在需要高速逻辑和精确定时的较小任务上表现出色。灵活的开发选项使用LabVIEW以及实时模块和FPGA模块，提取低级代码并使用工具
深圳信迈科技DSP+ARM+FPGA·2024-01-08 07:04
上一页 14 15 16 17 18 19 20 21 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他